Обязанности
- разрабатывает программные компоненты и тесты для верификационных окружений на SystemVerilog, UVM и C++
- изучает и применяет передовые маршруты разработки и методики верификации СнК
- с использованием современных инструментов САПР проводит симуляции и исследование rtl-описания проекта
- при наличии предрасположенности к математическим методам, развивает методы формального (математического) доказательства
- получает необходимый опыт и знания для получения востребованной на отечественном и мировом рынке профессии Инженер верификатор ASIC
Требования
- неоконченное высшее (бакалавриат начиная с 3 курса)
- базовые знания Verilog, C++, ООП, цифровой схемотехнике
- желание наращивать конмпетенции в языках описания апаратуры(SystemVerilog), языках программирования низкого уровня (С/C++) и верификации
- возможность уделять работе от 20 часов/неделю в офисе в «Технополис Москва» Алабушево
Отправить резюме
ЕСЛИ ВЫ НЕ НАШЛИ ИНТЕРЕСУЮЩУЮ ВАКАНСИЮ, НЕ ОТЧАИВАЙТЕСЬ - ПИШИТЕ НАМ НА ПОЧТУ HR@ELVEES.COM
МЫ ОБЯЗАТЕЛЬНО РАССМОТРИМ ВАШЕ РЕЗЮМЕ.
