Обязанности
- Разработка отдельных компонент верификационного окружения с использованием методологии UVM
- Разработка и отладка функциональных тестов СФ-блоков на языках SystemVerilog (UVM) и C++
- Ведение списка обнаруженных дефектов в системе отслеживания ошибок (Jira, Confluence)
Типовые задачи: Разработка автономных тестов для блоков, реализующих отдельные стадии конвейера маршрутизатора, автономных тестов СФ-блоков периферийных интерфейсов (SDMMC/Ethernet,QSPI и других периферийных блоков). Разработка агентов для специализированных интерфейсов, применяющихся для обмена данными между подблоками в составе подсистемы.
Требования
- Знание языка verilog
- Знание языка C++, понимание принципов ООП
- Дискретная математика, цифровая схемотехника.
- Умение разработать цифровой автомат
- Умение читать англоязычную техническую документацию
Отправить резюме
ЕСЛИ ВЫ НЕ НАШЛИ ИНТЕРЕСУЮЩУЮ ВАКАНСИЮ, НЕ ОТЧАИВАЙТЕСЬ - ПИШИТЕ НАМ НА ПОЧТУ HR@ELVEES.COM
МЫ ОБЯЗАТЕЛЬНО РАССМОТРИМ ВАШЕ РЕЗЮМЕ.
