Обязанности
- Разработка RTL модулей и IP.
- Взаимодействие с инженерами-верификаторами и инженерами топологами.
Требования
- Понимание принципов построения цифровых элементов и блоков
- Знание Verilog/VHDL
- Опыт симуляции и верификации разрабатываемого rtl
- Опыт в написании test bench
- Опыт работы с Ethertnet, USB, PCIe, SDRAM, UART, SPI и др.
- Знание C
- Опыт работы с Git
Отправить резюме
ЕСЛИ ВЫ НЕ НАШЛИ ИНТЕРЕСУЮЩУЮ ВАКАНСИЮ, НЕ ОТЧАИВАЙТЕСЬ - ПИШИТЕ НАМ НА ПОЧТУ HR@ELVEES.COM
МЫ ОБЯЗАТЕЛЬНО РАССМОТРИМ ВАШЕ РЕЗЮМЕ.