Обязанности
- Валидация входного нетлиста и файла временных ограничений
- Проектирование планировки кристалла
- Проектирование сетки питания
- Размещение стандартных ячеек
- Построение клоковых деревьев
- Трассировка
- Физическая верификация
- Анализ сетки питания
- Анализ временных путей
- Знание: ASIC, floorplan, place & route, power grid, clock tree synthesis, static timing analysis, DRC/LVS
Требования
- Опыт в проектировании топологии цифровых и цифро-аналоговых СБИС
- Знание маршрутов изготовления СБИС
- Знание инструмента физического синтеза Cadence Innovus, либо Synopsys IC compiler
Отправить резюме
ЕСЛИ ВЫ НЕ НАШЛИ ИНТЕРЕСУЮЩУЮ ВАКАНСИЮ, НЕ ОТЧАИВАЙТЕСЬ - ПИШИТЕ НАМ НА ПОЧТУ HR@ELVEES.COM
МЫ ОБЯЗАТЕЛЬНО РАССМОТРИМ ВАШЕ РЕЗЮМЕ.
