Обязанности
- Создание проектов на FPGA на языке Verilog;
- Работа в среде Xilinx Vivado и других САПР;
- Тестирование на аппаратуре с написанием скриптов и небольших программ;
- Работа с аппаратным анализатором, разбор временных диаграмм и анализ ошибок
Требования
- Знание языков Verilog, SystemVerilog (+ Желательно VHDL)
- Знание основных цифровых элементов
- Знание цифровых интерфейсов СнК и периферийных интерфейсов
- Понимание архитектуры процессорных СнК
- Языки C++ , желательно python
- Желательно опыт работы с FPGA
- Обязательно чтение технической литературы на английском языке
Отправить резюме
ЕСЛИ ВЫ НЕ НАШЛИ ИНТЕРЕСУЮЩУЮ ВАКАНСИЮ, НЕ ОТЧАИВАЙТЕСЬ - ПИШИТЕ НАМ НА ПОЧТУ HR@ELVEES.COM
МЫ ОБЯЗАТЕЛЬНО РАССМОТРИМ ВАШЕ РЕЗЮМЕ.
