Обязанности

• Разработка тестового плана функциональной верификации для СФ-блока/СнК;
• Разработка верификационного окружения и верификационных компонентов (агентов) с использованием UVM/SystemVerilog/SVA;
• Освоение и внедрение в окружение верификационных IP (VIP) третьих сторон (Cadence и др. поставщиков);
• Разработка UVM/SystemVerilog/C++/ASM тестов для функциональной верификации RTL модели СФ-блока или СнК;
• Разработка генераторов тестов (python, C++);
• Разработка скриптов компиляции среды верификации и тестов;
• Автоматизация регрессионного тестирования (настройка задач и скриптов Jenkins, Python, yaml, TCL, GRID);
• Отладка тестов на RTL/TLM модели (преимущественно с применением САПР Cadence), топологическом списке цепей (netlist), прототипе в ПЛИС, эмуляторе, изготовленных ИС СнК;
• Взаимодействие с разработчиком RTL и инженером физического дизайна с целью локализации обнаруженных проблем;
• Ведение списка обнаруженных дефектов в системе отслеживания ошибок (Jira, Confluence);
• Исследование и контроль функциональных параметров СФ-блока/СнК (пиковая/ реальная производительность, пропускная способность, потребление и т.п.;
• Контроль качества верификации СнК/СФ-блоков (покрытие, проверка факта фиксации ошибок тестами, скорость обнаружения ошибок тестами и т.п.;
• Составление отчетов о состоянии верификации проекта (в том числе, с использованием средств автоматизации).

Требования

• Опыт разработки кода на Verilog/SystemVerilog;
• Опыт разработки или верификации цифровых схем;
• Опыт программирования на С/С++;
• Понимание ООП.
• Желателен опыт работы с UVM, SystemVerilog, SystemC; опыт верификации СФ-блоков и СнК; опыт работы с периферийными интерфейсами Ethertnet, USB, PCIE, DDR и другими; опыт работы с накристальными интерфейсами AMBA APB, AHB, AXI, CHI.
• Приветствуется опыт разработки SystemVerilog Assertions (SVA); опыт использования инструментов для формальной верификации.
• Желательно знание архитектуры процессора и ассемблера ARM, MIPS, RISCV; знание форматов обмена данными json, yaml, xml.
• Приветствуется опыт разработки генераторов тестов для процессорных ядер; опыт разработки драйверов для OC Linux; опыт разработки встроенного ПО для микроконтроллеров (embedded software); опыт разработки на языках python, tcl, make, bash; опыт разработки кода для ПЛИС.