Центральный процессор (CPU)

• Архитектура — совместимая с MIPS32.

• 32-х битные шины передачи адреса и данных.

• Кэш команд объемом 16 Кбайт.

• Архитектура привилегированных ресурсов в стиле ядра R4000: регистры Count/Compare для прерываний реального времени, отдельный вектор обработки исключений по прерываниям.

• Программируемое устройство управления памятью: два режима работы — с TLB (Translation Look aside Buffer) и FM (Fixed Mapped), 16 строк в режиме TLB.

• Устройство умножения и деления.

• Встроенные средства отладки программ на основе JTAG IEEE 1149.1.

• Производительность — 80 млн. оп./сек.

• Оперативная память центрального процессора (CRAM) объемом 32 Кбайт.

• 5 внешних запросов прерывания, в том числе немаскируемое прерывание (NMI).

Цифровой сигнальный процессор (DSP)

• «Гарвардская» RISC-подобная архитектура с оригинальной системой команд и преимущественно однотактным исполнением инструкций.

• 2SIMD (Single Instruction Multiple Data) организация потоков команд и данных.

• Стандартный набор инструкций, процедуры обработки данных и пересылки совмещаются.

• 3-ступенчатый конвейер по выполнению 32- и 64-разрядных инструкций.

• Расширенные возможности по динамическому диапазону обрабатываемых данных, позволяющие обрабатывать данные в 8/16/32-разрядных форматах с фиксированной точкой, либо в одном из форматов с плавающей точкой — 24Е8 (стандарт IEEE 754) или 32Е16 (расширенный формат). При этом обеспечивается возможность компромиссного выбора между точностью и производительностью. Аппаратные меры повышения точности и динамического диапазона (блочная плавающая точка; режим насыщения; инструкции преобразования форматов).

• Аппаратная поддержка программных циклов.

• Память программ PRAM объемом 16 Кбайт.

• Двухпортовые памяти данных XRAM и YRAM объемом 128 и 32 Кбайт соответственно.

• Пиковая производительность DSP:

  • 480 млн. оп/с 32-битных операций с плавающей точкой (IEEE 754);

  • 2880 млн. оп/с 8-битных операций с фиксированной точкой;

  • 1280 млн. оп/с 16-битных операций с фиксированной точкой;

  • 640 млн. оп/с 32-битных операций с фиксированной точкой.

Порт внешней памяти (MPORT)

• Шина данных — 64 разряда, шина адреса — 32 разряда.

• Встроенный контроллер управления статической памятью типа SRAM, FLASH, ROM, а также синхронной динамической памятью типа SDRAM.

• Программное конфигурирование типа памяти и объема ее сегмента;

• Программное задание циклов ожидания.

• Формирование сигналов выборки 4 сегментов памяти.

• Обеспечение обслуживания 4 внешних прерываний.

• Перевод SDRAM в режим энергосбережения.

Периферийные устройства

• 12-канальный контроллер прямого доступа в память (DMA). 4 внешних запроса прямого доступа. Специальные режимы синхронизации. Поддержка 2-мерной и разрядно-инверсной адресации. Режим передачи Flyby, подобный реализованному в ADSP-TS201: внешнее устройство — внешняя память.

• Два порта обмена последовательным кодом (SPORT), совместимые с ADSP21160 (разработка фирмы ADI).

• Четыре линковых порта (LPORT), совместимые с ADSP21160. Имеется режим работы в качестве портов ввода-вывода общего назначения (GPIO).

• универсальный асинхронный порт (UART) типа 16550.

• 32-разрядный интервальный таймер (IT).

• 32-разрядный таймер реального времени (RTT).

• 32-разрядный сторожевой таймер (WDT).

Дополнительные возможности и особенности

• Узел фазовой автоподстройки частоты (PLL) c умножителем/делителем входной частоты.

• Встроенные средства отладки программ (OnCD).

• Порт JTAG в соответствии со стандартом IEEE 1149.1;

• Рассеиваемая мощность, мВт: около 1500 (максимальная); режимы энергосбережения: 700 — при неработающем DSP-ядре (режим Stop); 80 — при программном уменьшении тактовой частоты в 16 раз; 30 — при программном отключении тактовой частоты (включение тактовой частоты осуществляется по внешним прерываниям).

• Корпус: HSBGA292 размером 27 * 27 мм с улучшенными характеристиками по рассеиваемой мощности.