Цифровой сигнальный процессор 1892ВМ5Я
- ОПИСАНИЕ
- ТЕХНИЧЕСКИЕ ХАРАКТЕРИСТИКИ
- ДОКУМЕНТАЦИЯ
- Средства разработки

1892ВМ5Я
Микросхема сигнального процессора 1892ВМ5Я спроектирована как однокристальная трехпроцессорная «система на кристалле» (SOC) на базе IP-ядерной (IP — intellectual property) платформы «МультикорР», разработанной в АО НПЦ «ЭЛВИС».
Все три процессорных ядра работают независимо друг от друга (каждый по своей собственной программе) и вследствие этого представляют систему на кристалле MIMD-архитектуры.
Центральный процессор (CPU)
Архитектура — MIPS32.
32-х битные шины передачи адреса и данных.
Кэш команд объемом 16 Кбайт:
Архитектура привилегированных ресурсов в стиле ядра R4000:
регистры Count/Compare для прерываний реального времени;
отдельный вектор обработки исключений по прерываниям.
Программируемое устройство управления памятью:
два режима работы — с TLB (Translation Look aside Buffer) и FM (Fixed Mapped);
16 строк в режиме TLB.
Устройство умножения и деления.
JTAG IEEE 1149.1, встроенные средства отладки программ.
Производительность — 100 млн. оп/сек.
Оперативная память центрального процессора (CRAM) объемом 32 Кбайт.
5 внешних запросов прерывания, в том числе немаскируемое прерывание (NMI).
Два цифровых сигнальных сопроцессора (DSP0–DSP1), каждый из которых характеризуется следующими возможностями
«Гарвардская» RISC-подобная архитектура с оригинальной системой команд и преимущественно однотактным исполнением инструкций.
2SIMD (Single Instruction Multiple Data) организация потоков команд и данных.
Набор инструкций, совмещающий процедуры обработки и пересылки.
3-ступенчатый конвейер по выполнению 32- и 64-разрядных инструкций.
Расширенные возможности по динамическому диапазону обрабатываемых данных, позволяющие обрабатывать данные в 8/16/32-разрядных форматах с фиксированной точкой, либо в одном из форматов с плавающей точкой — 24Е8 (стандарт IEEE 754) или 32Е16 (расширенный формат). Обеспечение при этом компромиссного выбора между точностью и производительностью. Аппаратные меры повышения точности и динамического диапазона (блочная плавающая точка; режим насыщения; инструкции преобразования форматов).
Аппаратная поддержка программных циклов.
Программная совместимость снизу с сигнальным контроллером 1892ВМ2Я.
Память программ PRAM объемом 16 Кбайт.
Двухпортовые памяти данных XRAM и YRAM объемом 96 и 32 Кбайт соответственно.
Пиковая производительность, обеспечиваемая двумя DSP-ядрами:
1200 млн. оп/с 32-битных операций с плавающей точкой (IEEE 754);
7200 млн. оп/с 8-битных операций с фиксированной точкой;
3200 млн. оп/с 16-битных операций с фиксированной точкой;
1600 млн. оп/с 32-битных операций с фиксированной точкой.
Порт внешней памяти (MPORT)
Шина данных — 64 разряда, шина адреса — 32 разряда.
Поддержка асинхронной памяти типа SRAM, ROM, FLASH.
Поддержка синхронной памяти типа SDRAM.
Поддержка синхронной статической памяти типа SBSRAM.
Программное конфигурирование типа памяти и объема ее сегмента;
Программное задание циклов ожидания.
Формирование сигналов выборки 4 сегментов памяти.
Обеспечение обслуживания 4 внешних прерываний.
Перевод SDRAM в режим энергосбережения.
Контроллер PCI (PMSC — PCI Master-Slave controller)
Соответствует спецификации Local Bus Specification. Rev. 2.2.
Тактовая частота — до 100 МГц.
Разрядность — 32 разряда.
Режимы Master и Slave.
2 канала DMA.
Встроен арбитр с циклически изменяемыми приоритетами запросов.
Периферийные устройства
12-канальный контроллер прямого доступа в память (DMA). 4 внешних запроса прямого доступа. Специальные режимы синхронизации. Поддержка 2-мерной и разрядно-инверсной адресации. Режим передачи Flyby, подобный реализованному в ADSP-TS201: внешнее устройство — внешняя память.
Четыре линковых порта (LPORT) совместимые с ADSP21160. Имеется режим работы в качестве портов ввода-вывода общего назначения (GPIO).
Универсальный асинхронный порт (UART) типа 16550.
32-разрядный интервальный таймер (IT).
32-разрядный таймер реального времени (RTT).
32-разрядный сторожевой таймер (WDT).
Дополнительные возможности и особенности:
Узел фазовой автоподстройки частоты (PLL) c умножителем/делителем входной частоты.
Встроенные средства отладки программ (OnCD).
Порт JTAG в соответствии со стандартом IEEE 1149.1.
Режимы энергосбережения.
Корпус: металлополимерный HSBGA-416 с улучшенными характеристиками по рассеиваемой мощности.
Название документа | Дата | Размер | Скачать |
Микросхема интегральная 1892ВМ5Я. Руководство пользователя |
22.11.2013 |
2,3 Mб |
|
Процессорное ядро RISCore32. Система команд |
10.09.2012 |
1,1 Mб |
|
DSP-ядро ELcore-x4. Система инструкций |
11.09.2012 |
6,1 Mб |
|
Микросхема интегральная 1892ВМ5Я. Габаритный чертеж |
02.03.2017 |
118 Кб |
|
Эмулятор USB-JTAG. Этикетка |
21.11.2014 |
427 Кб |
|
Библиотека алгоритмов адаптивной фильтрации для МС-12. Руководство программиста |
23.05.2006 |
784 Кб |
|
Библиотека элементарных функций. Руководство программиста |
23.05.2006 |
396 Кб |
|
Библиотека функций быстрого преобразования Фурье для MC-12. Руководство программиста |
23.05.2006 |
438 Кб |
|
Библиотека функций по обработке изображений для МС-12. Руководство программиста |
10.04.2006 |
849 Кб |
|
Применение процессоров серии "Мультикор". Обработка прерываний |
09.03.2017 |
596 Кб |
|
Применение процессоров серии "Мультикор". Работа с памятью. Преобразование адресов и кэширование |
23.01.2015 |
195 Кб |
|
Применение процессоров серии «Мультикор». Рекомендации по проектированию принципиальной электрической схемы |
03.05.2018 |
429 Кб |
|
Применение процессоров серии "Мультикор". Работа с каналами DMA |
19.01.2017 |
403 Кб |
|
Применение процессоров серии "Мультикор". Работа с портом внешней памяти общего назначения (MPORT) |
25.07.2016 |
194 Кб |
|
|
|
Драйвер контроллеров PCI микросхем 1892ВМ5Я, 1892ВМ7Я, 1892ХД1Я (Windows XP) Скачать (226 Кбайт) |
|
Бета-версия драйвера контроллеров PCI микросхем 1892ВМ5Я, 1892ВМ7Я, 1892ХД1Я, 1892XД4Ф для ОС Windows (7, 8, 8.1), Linux Скачать (13,1 Мбайт) |