Центральный процессор (CPU)

• Архитектура — MIPS32.

• 32-х битные шины передачи адреса и данных.

• Кэш команд объемом 16 Кбайт:

• Архитектура привилегированных ресурсов в стиле ядра R4000:

• регистры Count/Compare для прерываний реального времени;

• отдельный вектор обработки исключений по прерываниям.

• Программируемое устройство управления памятью:

• два режима работы — с TLB (Translation Look aside Buffer) и FM (Fixed Mapped);

• 16 строк в режиме TLB.

• Устройство умножения и деления.

• JTAG IEEE 1149.1, встроенные средства отладки программ.

• Производительность — 100 млн. оп/сек.

• Оперативная память центрального процессора (CRAM) объемом 32 Кбайт.

• 5 внешних запросов прерывания, в том числе немаскируемое прерывание (NMI).

Два цифровых сигнальных сопроцессора (DSP0–DSP1), каждый из которых характеризуется следующими возможностями

• «Гарвардская» RISC-подобная архитектура с оригинальной системой команд и преимущественно однотактным исполнением инструкций.

• 2SIMD (Single Instruction Multiple Data) организация потоков команд и данных.

• Набор инструкций, совмещающий процедуры обработки и пересылки.

• 3-ступенчатый конвейер по выполнению 32- и 64-разрядных инструкций.

• Расширенные возможности по динамическому диапазону обрабатываемых данных, позволяющие обрабатывать данные в 8/16/32-разрядных форматах с фиксированной точкой, либо в одном из форматов с плавающей точкой — 24Е8 (стандарт IEEE 754) или 32Е16 (расширенный формат). Обеспечение при этом компромиссного выбора между точностью и производительностью. Аппаратные меры повышения точности и динамического диапазона (блочная плавающая точка; режим насыщения; инструкции преобразования форматов).

• Аппаратная поддержка программных циклов.

• Программная совместимость снизу с сигнальным контроллером 1892ВМ2Я.

• Память программ PRAM объемом 16 Кбайт.

• Двухпортовые памяти данных XRAM и YRAM объемом 96 и 32 Кбайт соответственно.

• Пиковая производительность, обеспечиваемая двумя DSP-ядрами:

  • 1200 млн. оп/с 32-битных операций с плавающей точкой (IEEE 754);

  • 7200 млн. оп/с 8-битных операций с фиксированной точкой;

  • 3200 млн. оп/с 16-битных операций с фиксированной точкой;

  • 1600 млн. оп/с 32-битных операций с фиксированной точкой.

Порт внешней памяти (MPORT)

• Шина данных — 64 разряда, шина адреса — 32 разряда.

• Поддержка асинхронной памяти типа SRAM, ROM, FLASH.

• Поддержка синхронной памяти типа SDRAM.

• Поддержка синхронной статической памяти типа SBSRAM.

• Программное конфигурирование типа памяти и объема ее сегмента;

• Программное задание циклов ожидания.

• Формирование сигналов выборки 4 сегментов памяти.

• Обеспечение обслуживания 4 внешних прерываний.

• Перевод SDRAM в режим энергосбережения.

Контроллер PCI (PMSC — PCI Master-Slave controller)

• Соответствует спецификации Local Bus Specification. Rev. 2.2.

• Тактовая частота — до 100 МГц.

• Разрядность — 32 разряда.

• Режимы Master и Slave.

• 2 канала DMA.

• Встроен арбитр с циклически изменяемыми приоритетами запросов.

Периферийные устройства

• 12-канальный контроллер прямого доступа в память (DMA). 4 внешних запроса прямого доступа. Специальные режимы синхронизации. Поддержка 2-мерной и разрядно-инверсной адресации. Режим передачи Flyby, подобный реализованному в ADSP-TS201: внешнее устройство — внешняя память.

• Четыре линковых порта (LPORT) совместимые с ADSP21160. Имеется режим работы в качестве портов ввода-вывода общего назначения (GPIO).

• Универсальный асинхронный порт (UART) типа 16550.

• 32-разрядный интервальный таймер (IT).

• 32-разрядный таймер реального времени (RTT).

• 32-разрядный сторожевой таймер (WDT).

Дополнительные возможности и особенности:

• Узел фазовой автоподстройки частоты (PLL) c умножителем/делителем входной частоты.

• Встроенные средства отладки программ (OnCD).

• Порт JTAG в соответствии со стандартом IEEE 1149.1.

• Режимы энергосбережения.

• Корпус: металлополимерный HSBGA-416 с улучшенными характеристиками по рассеиваемой мощности.