Четырехканальный цифровой SDR-приемник 1288ХК1Т
- ОПИСАНИЕ
- ТЕХНИЧЕСКИЕ ХАРАКТЕРИСТИКИ
- ДОКУМЕНТАЦИЯ
- Средства разработки

1288ХК1Т
Микросхема 1288ХК1Т — четырехканальный цифровой SDR-приемник (DDC, Digital Down Converter).
Микросхема 1288ХК1Т предназначена для построения приемных трактов систем радиосвязи и радиолокации. В 1288ХК1Т реализованы функции преобразования входного сигнала с промежуточной частоты на низкую частоту с последующей фильтрацией и децимацией сигнала. Применение цифровой обработки сигнала на промежуточной частоте позволяет снизить требования к аналоговому тракту и упростить реализацию и/или улучшить производительность системы в целом. Производительность микросхемы достаточна для обработки четырех каналов узкополосной связи или одного канала широкополосной связи. На базе микросхемы 1288ХК1Т можно реализовать программно-перенастраиваемые фазированные и адаптивные антенные решетки, включая технологии "Smart Antenna" и MIMO.
Четыре канала цифрового приемника.
Возможностью объединения каналов для построения широкополосного тракта.
Скорость отсчетов входного сигнала: свыше 100 Мвыб/с на каждый канал.
Тип входного сигнала: действительный 16-битный цифровой сигнал, комплексный 16-битный цифровой сигнал, комплексный 8-битный цифровой сигнал.
Преобразование частоты действительного и комплексного сигнала.
SFDR гетеродина: не хуже 100 дБ.
Точность настройки гетеродина: 0,025 Гц при частоте входных отсчетов 100 МГц.
Точность установки фазы гетеродина: 0,005°.
Двухкаскадный фильтр-дециматор с фиксированными коэффициентами в каждом канале (первый каскад: CIC-фильтр степени 2, второй каскад: CIC-фильтр степени 4, 5 или 6).
Общий коэффициент децимации: 1–16384.
Два программируемых КИХ фильтра-дециматора 64-го порядка в каждом канале.
Порт JTAG.
Скорость работы программируемых КИХ-фильтров (64 порядок, тактовая частота 100 МГц):
3,125 Мвыб/с для каждого канала;
12,5 Мвыб/с при объединении каналов.
Регулировка уровня сигнала с шагом 6 дБ в каждом каскаде фильтрации.
Плавная регулировка уровня сигнала с шагом 2-14 на выходе каждого канала.
Буфер выходных данных на 512 отсчетов.
Интерфейсы выходных данных: 4/8 бит SHARC-совместимый линк-порт, 16/32 бит параллельный интерфейс.
Интерфейсы управления: последовательный синхронный порт, 16/32 бит параллельный порт.
Синхронизация работы нескольких микросхем, включая синхронный старт/стоп, очистку тракта, установку гетеродинов и умножителей плавной регулировки уровня сигнала.
Питание: цифровое ядро +2,5 В, контактные площадки +3,3 В.
Максимальное потребление: 750 мВт.
Диапазон рабочих температур: от –60 до +85 °C.
Корпус: PQFP208 размером 30,6 х 30,6 мм.
Название документа | Дата | Размер | Скачать |
СБИС 4-канального цифрового приемника 1288ХК1Т. Краткое описание |
23.05.2017 |
1,9 Mб |
|
Техническое описание СБИС 4-канального цифрового приемника 1288ХК1Т |
19.04.2019 |
2,2 Mб |
|
Габаритный чертеж 1288ХК1Т |
03.03.2009 |
108 Кб |
|
Комплект ПО для микросхемы 1288ХК1Т |
07.11.2018 |
53,3 Mб |
|
Отладочный модуль MF-01EM для микросхемы 1288ХК1Т. Техническое описание |
14.04.2006 |
581 Кб |
|
Отладочный модуль MF-01EM для микросхемы 1288ХК1Т. Схема электрическая принципиальная |
26.06.2014 |
121 Кб |