

**МИКРОСХЕМА ИНТЕГРАЛЬНАЯ
1892ВМ10Я.
МНОГОКАНАЛЬНЫЙ
КОРРЕЛЯТОР**

Техническое описание

Версия 2.1

АННОТАЦИЯ

Данный документ является спецификацией блока корреляционной обработки (многоканального коррелятора, МКК) процессора 1892ВМ10Я.

МКК предназначен для одновременного параллельного обнаружения множества навигационных сигналов GPS и ГЛОНАСС и слежения за ними в частотных диапазонах L1 и L2 методом когерентной корреляционной обработки сигналов в квадратурных каналах. В МКК реализованы функции корреляционного поиска и слежения за сигналами ГНСС, а также вспомогательные функции формирователя временной шкалы и меток времени PPS и некоторые дополнительные модули.

ОГЛАВЛЕНИЕ

1. ПОРЯДОК ИСПОЛЬЗОВАНИЯ ДАННОГО ДОКУМЕНТА	6
2. ОСНОВНЫЕ ОСОБЕННОСТИ	7
3. ФУНКЦИОНАЛЬНОЕ ОПИСАНИЕ	9
3.1 Назначение выводов МКК.....	10
3.2 Интерфейс данных АЦП.....	11
3.3 Следящий канал СА/СТ «СА_CHANNEL»	11
4.2.1. Следящий канал СА6 «СА6_CHANNEL».....	15
3.4 Поисковая машина FSE «FSE_CHANNEL»	19
3.5 Канал прямого чтения данных с RFFE «RFD_CHANNEL».....	25
3.6 Модуль интерфейса с ADC «ADC_IF».....	27
3.7 Модуль формирования временной шкалы «RECV_TIME_BASE».....	29
3.8 Модуль формирования секундной метки PPS «PPS».....	29
3.9 Модуль вычисления регистров ПСП «GGM»	30
3.10 Модуль имитатора GPS/GLONASS «GG_IMIT»	31
3.11 Инициализация и управление МКК	33
4. ПРОГРАММНЫЙ ИНТЕРФЕЙС	35
4.1 Список регистров МКК	35
4.2 Описание регистров	40
4.2.2. VERSION	40
4.2.3. TEST_RW	40
4.2.4. TEST_CFG	40
4.2.5. TB_MS_CODE.....	43
4.2.6. PPS_MS.....	43
4.2.7. PPS_OFS	43
4.2.8. ADC_GP1_I...ADC_GL2_Q.....	44
4.2.9. ADC_CTRL.....	44
4.2.10. IMIT_FCHIP	45
4.2.11. IMIT_PCHIP	45
4.2.12. IMIT_FDOP	45
4.2.13. IMIT_G1G2.....	46
4.2.14. IMIT_CFG.....	46
4.2.15. IMIT_KN.....	46
4.2.16. GGM_CHIP.....	47
4.2.17. GGM_GPS	47
4.2.18. GGM_GLO	47
4.2.19. RFD_CFG	47
4.2.20. RFD_FHET	50
4.2.21. RFD_FDUMP	50
4.2.22. RFD_DATA	50
4.2.23. FSE_CHMSK.....	50
4.2.24. FSE_PRSIN.....	51
4.2.25. ECNT.....	51
4.2.26. IRQ_MASK_CA6	52
4.2.27. IRQ_MASK_FSE.....	53
4.2.28. IRQ_STAT	53
4.2.29. IRQ_STAT_CA6.....	53
4.2.30. IRQ_STAT_FSE	54

4.2.31.	IRQ_ACK.....	54
4.2.32.	IRQ_ACK_CA6.....	55
4.2.33.	IRQ_ACK_FSE.....	55
4.3	Регистры управления следящих каналов CA/CT	56
4.2.34.	CA_FCHIP.....	56
4.2.35.	CA_PCHIP.....	56
4.2.36.	CA_FHET.....	56
4.2.37.	CA_PHET.....	57
4.2.38.	CA_WEML.....	57
4.2.39.	CA_CFG.....	57
4.4	Регистры данных следящих каналов CA/CT	59
4.2.40.	CA_PROMPT.....	59
4.2.41.	CA_EML.....	59
4.5	Регистры управления следящих каналов CA6.....	59
4.2.42.	CA6_FCHIP.....	59
4.2.43.	CA6_PCHIP.....	60
4.2.44.	CA6_FHET.....	60
4.2.45.	CA6_PHET.....	60
4.2.46.	CA6_CFG2.....	61
4.2.47.	CA6_CFG.....	61
4.2.48.	CA6_ACCTIME.....	62
4.2.49.	CA6_SPC.....	62
4.6	Регистры данных следящих каналов CA6.....	63
4.2.50.	CA6_ACC0...AC6_ACC5.....	63
4.7	Регистры поисковых каналов.....	63
4.2.51.	FSE_FCHIP.....	63
4.2.52.	FSE_FHET.....	64
4.2.53.	FSE_CFG.....	64
4.2.54.	FSE_ACCTIME.....	65
4.2.55.	FSE_MAX.....	66
4.2.56.	FSE_MADDR.....	66
4.2.57.	FSE_MDATA.....	66
5.	ИСТОРИЯ ИЗМЕНЕНИЙ.....	67
5.1	09 октября 2012 г.....	67
5.2	08 июня 2020 г.....	67

СПИСОК СОКРАЩЕНИЙ И ОБОЗНАЧЕНИЙ

- МКК многоканальный коррелятор;
- СБИС сверхбольшая интегральная схема;
- ГНСС глобальная навигационная спутниковая система;
- PPS (англ.) pulse-per-second, импульс вырабатываемый раз в секунду;
- RFFE (англ.) radio-frequency front-end, радиочастотная часть;
- L1, L2 (англ.) различные частотные диапазоны;
- ГНСС ПСП псевдослучайная последовательность;
- CA (англ.) coarse/acquisition, ПСП GPS для определения координат низкой точности и захвата сигнала;
- СТ стандартная точность;
- ПСП GLONASS для определения координат низкой точности и захвата сигнала;
- CM (англ.) civil-moderate, вспомогательная
- ПСП GPS средней длины для определения координат, диапазон L2;
- CL (англ.) civil-long, вспомогательная ПСП GPS большой длины для определения координат, диапазон L2;
- ЦП центральный процессор;
- АЦП аналогово-цифровой преобразователь;
- Fs (англ.) frequency of samples, частота оцифровки АЦП RFFE;
- Чип (англ.) chip, длительность одного бита ПСП в ГНСС;
- Fc (англ.) frequency of chips, частота следования чипов ПСП;
- PROMPT (англ.) центральный подканал коррелятора, ПСП которого точно совпадает с ПСП принимаемого сигнала;
- EML (англ.) early-minus-late, дифференциальный отстроенный подканал коррелятора, ПСП которого отстроена от центрального и является суммой ранней и поздней ПСП;
- FIFO (англ.) first-in-first-out, буфер типа первый вошел – первый вышел
- AGC (англ.) automatic gain control, автоматическая регулировка усиления;
- АРУ автоматическая регулировка усиления.

1. ПОРЯДОК ИСПОЛЬЗОВАНИЯ ДАННОГО ДОКУМЕНТА

В данном документе рассмотрены вопросы архитектуры и функционирования многоканального коррелятора микросхемы 1892ВМ10Я.

Полезная модель блока корреляционной обработки, описанного в данном документе, защищена патентом Федеральной службы по интеллектуальной собственности, патентам и товарным знакам.

Настоящая документация охраняется действующим законодательством Российской Федерации об авторском праве и смежных правах, в частности, законом Российской Федерации «Об авторском праве и смежных правах». АО НПЦ «ЭЛВИС» является единственным правообладателем исключительных авторских прав на настоящую документацию.

Настоящую документацию, не иначе как по предварительному согласию АО НПЦ «ЭЛВИС», запрещается:

- сдавать в прокат;
- переделывать или другим образом перерабатывать (дорабатывать).

АО НПЦ «ЭЛВИС» оставляет за собой право в любой момент вносить изменения (дополнения) в настоящую документацию без предварительного уведомления о таком изменении (дополнении).

АО НПЦ «ЭЛВИС» не несет ответственности за вред, причиненный при использовании настоящей документации.

Передача настоящей документации не означает передачи каких-либо авторских прав АО НПЦ «ЭЛВИС» на нее.

Возникновение каких-либо прав на материальный носитель, на котором передается настоящая документация, не влечет передачи каких-либо авторских прав на данную документацию.

Все указанные в настоящей документации товарные знаки принадлежат их владельцам.

2. ОСНОВНЫЕ ОСОБЕННОСТИ

- 16 следящих каналов GPS/GLONASS, слежение за GPS L1, GLO L1, GLO L2 при помощи прямого и дифференциального подканалов, входные данные – две компоненты по 2 бита, накопление на длительности 1 мс, тактовая частота 15-40 МГц.
- 24 следящих каналов GPS/GLONASS повышенной точности, слежение за GPS L1, GLO L1, GLO L2 при помощи 6 подканалов, отстроенных друг от друга на определенное количество отсчетов данных; входные данные – две компоненты по 2 бита, накопление на длительности от 1 до 16 мс, тактовая частота 15-40 МГц.
- 4 поисковых машины GPS/GLONASS, поиск в диапазонах GPS L1, GLO L1, GLO L2 при помощи свертки сигнала с ПСП на длительности 1 мс; входные данные – вещественная и мнимые компоненты по 2 бита. Накопление смешанного типа проходит в два этапа: сначала - когерентно на длительности от 1 до 16мс, далее – результаты учитываются в некогерентном накоплении, этот цикл повторяется заданное количество раз от 1 до 16. Тактовая частота 15-40 МГц, для работы требует дополнительно подачи повышенной частоты. Повышенная частота должна составлять не менее 66 МГц, что необходимо для обеспечения вычисления требуемого количества корреляций за длительность одного чипа ПСП.
- Канал прямого чтения данных с RFFE, выполняющий перенос сигнала с ПЧ на нулевую, снятие доплеровской частоты (ПЧ от 0 до $F_s/2$), накопления на длительности от одного отсчета данных, результаты накоплений сохраняются в буфере типа FIFO глубиной 2048 отсчетов.
- Модуль формирования временной шкалы 1мс с возможностью задания кода частоты.
- Модуль формирования секундной метки с возможностью задания кода частоты, начальной фазы и длительности активного состояния секундного импульса
- Модуль интерфейса с АЦП, сэмплирующий отсчеты от АЦП по переднему либо заднему фронту частоты оцифровки, преобразующий входной сигнал различных кодировок во внутреннюю и подсчитывающий количество состояний АЦП для системы АРУ
- Устройство расчета ПСП, используемое ЦП для оперативного вычисления параметров настройки следящих каналов для заданного номера спутника и задержки ПСП.
- Отладочный имитатор сигнала спутников ГНСС, предназначенный для проверки базовой функциональности МКК. Имитатор позволяет задавать ПСП спутника, коэффициент шума, смешиваемого с сигналом, а также доплеровское смещение сигнала.
- Изменен интерфейс: изменена карта регистров, убрана страничная адресация, создан общий интерфейсный модуль.
- Изменения в следящих каналах: расширены аккумуляторы данных и диапазон перестройки гетеродина.
- Следящие каналы диапазона L2C заменены следящими каналами повышенной точности SA6, добавлен механизм отображения статуса каналов.
- В поисковые машины добавлена возможность когерентных накоплений, модифицирован механизм загрузки ПСП и отображения статуса машин;
- Добавлен прямой канал данных;
- Добавлено устройство расчета ПСП;

- Добавлен имитатор сигналов;
- Добавлен модуль интерфейса с АЦП;
- Приняты меры по сокращению потребления энергии неиспользуемыми каналами.

3. ФУНКЦИОНАЛЬНОЕ ОПИСАНИЕ




Рисунок 1.1. Функциональная диаграмма верхнего уровня МКК

Функциональные диаграммы МКК представлены на рисунке 1.2. Верхний уровень МКК включает в себя: модуль интерфейса CONTROL, формирователь временной шкалы RECV_TIME_BASE, модуль интерфейса АЦП ADC_IF, формирователь секундной метки PPS, модуль ПЗУ ПСП GGM, и группу каналов, обозначенную CHANNELS. Группа каналов включает в себя следующие каналы CA_CHANNEL, следующие каналы CA6_CHANNEL, поисковые каналы FSE_CHANNEL и прямой канал данных RFD_CHANNEL.

Модуль интерфейса CONTROL предназначен для организации взаимодействия между МКК и ЦП по интерфейсу внешней памяти. В нем реализованы регистры, доступные ЦП, а также выполнена необходимая интерфейсная логика, позволяющая читать-записывать регистры либо отображать на них внутренние сигналы МКК. Описание остальных модулей приведено далее.




Рисунок 1.2. Функциональная диаграмма блока каналов МКК

Сигналы, подлежащие обработке в МКК, подаются на его вход из четырех радиочастотных трактов аналоговой приемно-усилительной части навигационного приемника: L1 GPS (CA), L1 ГЛОНАСС(CT) и L2 ГЛОНАСС(CT). Каждый из четырех входных сигналов МКК является комплексным. Вещественная и мнимая компоненты сигналов могут быть одноразрядными или двухразрядными. Частота дискретизации по времени произвольная, рекомендуемое значение 30 - 40 МГц.

Допустимы следующие кодировки: двухбитная двоично-дополнительная, двухбитная знак-амплитуда, однобитная в старшем бите.

Данные сигналы попадают на вход модуля интерфейса с RFFE, который защелкивает их по одному из фронтов частоты оцифровки F_s , выполняет преобразование кодировки сигналов, после чего передает их поисковым, следящим и прямому каналам, реализованным в блоке CHANNELS. Следящие каналы могут быть подключены ко входу L1 GPS, L1 ГЛОНАСС, или L2 ГЛОНАСС.

В рабочем режиме МКК функционирует во взаимодействии с навигационным процессором, ЦП. Для обмена с ЦП МКК выдает сигналы прерывания с интервалом 1 мс, по которым ЦП считывает результаты корреляционной обработки из каналов и записывает данные управления каналами в соответствующие регистры каналов.

Помимо корреляционной обработки, в МКК реализован ряд вспомогательных функций: формирование временной шкалы для корреляционных каналов, формирование импульса секундной метки, анализ уровней входных сигналов.

3.1 Назначение выводов МКК

Назначение выводов верхнего уровня иерархии МКК приведено в таблице ниже.

Таблица 3.1. Назначение выводов МКК

Сигнал	I/O	Назначение
Системные сигналы		
RESET	IN	Сигнал асинхронного сброса, активный единицей
CLK	IN	Тактовая частота блока, она же частота оцифровки данных
CLK2F	IN	Повышенная тактовая частота для поисковых каналов, >66 МГц
Интерфейс с ЦП		
SCLK	IN	Тактовая частота интерфейса
ADDR[9:0]	IN	Шина адреса
DIN[31:0]	IN	Шина данных, операции записи
DOU[31:0]	OUT	Шина данных, операции чтения
SCSn	IN	Сигнал выбора устройства, активный нулем
SWRn	IN	Строб записи, активный нулем
SRDn	IN	Строб чтения, активный нулем
IRQn	OUT	Сигнал прерывания на ЦП, активный нулем по умолчанию. Сигнал в тактовом домене SCLK.
Данные от радиочасти		
GP1 I[1:0]	IN	Данные GPS L1, компонента I
GP1 Q[1:0]	IN	Данные GPS L1, компонента Q
GL1 I[1:0]	IN	Данные GLO L1, компонента I
GL1 Q[1:0]	IN	Данные GLO L1, компонента Q
GL2 I[1:0]	IN	Данные GLO L2, компонента I
GL2 Q[1:0]	IN	Данные GLO L2, компонента Q
Прочие сигналы		
PPS	OUT	Сигнал секундной метки, активный единицей
TEST[7:0]	OUT	Тестовые выходы

При этом могут использоваться следующие кодировки сигналов АЦП.

Таблица 3.2. Кодировки АЦП

Код	Значение
Двоично-дополнительная кодировка	
0b00	+1
0b01	+3
0b10	-3
0b11	-1
Кодировка знак-амплитуда	
0b00	+1
0b01	+3
0b10	-1
0b11	-3
Однобитная кодировка плюс-минус один	
0b0	+1
0b1	-1
Однобитная кодировка плюс-минус три	
0b0	+3
0b1	-3

3.2 Интерфейс данных АЦП




Рисунок 3.1. Временные диаграммы входных сигналов

На рисунке представлена типовая временная диаграмма входных данных. Основными ее параметрами являются период тактовой частоты оцифровки T_{clk} , фронт оцифровки (передний либо задний), время установки данных перед фронтом T_s , и время удержания данных T_h . Эти временные параметры задаются как со стороны АЦП (в их спецификации), так и при разводке ядра МКК в чип. При этом параметры МКК должны быть более строгими, чем для АЦП, чтобы обеспечить их надежную совместную работу.

3.3 Следящий канал СА/СТ «СА_CHANNEL»

Следящий канал предназначен для слежения за сигналом спутников GPS L1/GLO L1/GLO L2. Канал включает в себя подканал прямого сигнала (PROMPT) и дифференциальный подканал “Early-Minus-Late” (EML). В подканале PROMPT вычисляется свертка сигнала, перенесенного на нулевую частоту с ПЧ (с учетом доплеровской), с заданной ПСП спутника. В подканале EML сигнал на нулевой частоте сворачивается с другой, дифференциальной ПСП, которая представляет собой произведение ранней и поздней версий ПСП. Это дает свертку с дифференциальной корреляционной характеристикой, имеющей пики различных знаков соответственно для ранней и поздней ПСП. Процессом слежения управляет ЦП, периодически считывая вычисленные свертки прямого и дифференциального каналов и выдавая коррекции фазы ПСП в зависимости от величины и знака свертки прямого и дифференциального подканалов. Со стороны ЦП задается частота гетеродина, чиповая частота ПСП и их начальные фазы, а также задается сама ПСП, формируемая в канале.

Операции, выполняемые в канале, могут быть представлены выражениями:

$$Y_{prompt}(\tau) = \int_0^T S(t)c(t - \tau)e^{-j\omega t} dt$$

$$Y_{eml}(\tau) = \int_0^T S(t)\Delta c(t - \tau)e^{-j\omega t} dt$$

$S(t)$ – входной комплексный сигнал,

$c(t)$ – копия СА-кода или СТ-кода,

t – задержка копии кода

ω – частота генератора несущей

$\Delta c(t) = c(t-d) - c(t+d)$ – дифференциальный строб

d – ширина дифференциального строга

$T = 1 \text{ ms}$ – время интегрирования

Перейдя от интегральной формы записи к дискретной, получим:

$$PROMPT = \sum_{i=1}^N (S_i * H_i) * Cp_i,$$

$$EML = \sum_{i=1}^N (S_i * H_i) * Ce_i$$

Здесь PROMPT и EML – результаты накоплений в прямом и дифференциальном подканалах. N – число тактов частоты оцифровки, приходящееся на одну эпоху. S_i – входной комплексный сигнал канала с дискретами (-3, -1, 1, 3), H_i – комплексный сигнал гетеродина с дискретами синуса-косинуса (-1, -0.5, 0.5, 1), Cp_i – прямая вещественная ПСП канала с соответствующей чиповой скоростью, дискреты (-1, 1), Ce_i – дифференциальная вещественная ПСП канала с соответствующей чиповой скоростью, дискреты (-1, 0, 1). Дифференциальную ПСП можно

вычислить из прямой по формуле:

$$Ce_i = (Cp_{i-d} - Cp_{i+d}) / 2$$

где d – ширина дифференциального строга в тактах частоты оцифровки

Функциональная схема канала представлена на рисунке. На входе канала с помощью мультиплексора осуществляется выбор между сигналами GPS L1, GLO L1 и GLO L2. Затем сигнал с выхода мультиплексора подается на два подканала: PROMPT и EML. В подканале PROMPT сигнал перемножается на опорную ПСП, затем перемножается на опорный сигнал гетеродина $\exp(-j\omega t)$, после чего накапливается в аккумуляторах на длительности эпохи. В подканале EML сигнал перемножается на дифференциальную ПСП, после чего перемножается на опорный сигнал гетеродина и накапливается при активном дифференциальном строге на длительности эпохи. Генератор ПСП

общий для двух подканалов, он генерирует опорную и дифференциальную ПСП, а также дифференциальный строб, разрешающий накопление в подканале EML. Гетеродин также является общим для двух подканалов, он выдает на множитель значение фазы опорного сигнала гетеродина.




Рисунок 3.1. Структура следящего канала СА/СТ

Входные данные канала имеют разрядность 2 бита и формат “знак-амплитуда”, их битовые значения воспринимаются следующим образом: 00=+1, 01=+3, 10=-1, 11=-3. ПСП канала генерируется на основе заданных значений сдвиговых регистров генератора G1 и G2, причем битовые значения генератора “0” воспринимаются как 1, “1” как -1. Входные данные после входного мультиплексора имеют разрядность 2 бита, формат “знак- амплитуда”. Затем они перемножаются на ПСП. После перемножения их разрядность не изменяется. Затем они перемножаются на сигнал гетеродина. Он представляет собой косинус и синус с амплитудами (-1, -0.5, 0, 0.5, 1). На выходе перемножителя сигнал имеет разрядность 3 бита и представлен двоично-дополнительном формате, дискреты (-3, -2, -1, 0, 1, 2, 3). Полученный сигнал накапливается в аккумуляторах на длительности эпохи зашелкивается в регистрах PROMPT, EML.

Чиповая частота ПСП задается регистром CA_FCHIP. Она определяет длительность одного чипа ПСП и рассчитывается как:

$$CA_FCHIP = \text{round}(2^{31} * (Fc / Fclk)),$$

где 31 – разрядность аккумулятора фазы ПСП, Fc – чиповая частота, Fclk - частота CLK, round – функция округления до ближайшего целого. Чиповая частота рассматривается как беззнаковая. Бит 31 регистра игнорируется. При задании чиповой частоты следует учитывать коррекцию частоты, вносимую доплеровским сдвигом.

Кроме задания чиповой частоты, также возможно задать начальное значение аккумулятора фазы, используемого для генерации чиповой частоты, записав требуемое число в регистр CA_PCHIP. Значение 0x7FFFFFFF соответствует максимальному сдвигу в 1 чип минус 1 такт CLK, нулевое значение соответствует отсутствию сдвига. Бит 31 регистра игнорируется. Данное значение будет применено по ближайшему сигналу эпохи.

Частота гетеродина задается регистром CA_FHET. Код частоты рассчитывается как

$$CA_FHET = \text{round}(2^{32} * (Fhet / Fclk)),$$

где 32 – разрядность аккумулятора фазы гетеродина, Fhet – частота гетеродина, Fclk – частота CLK, round – функция округления до ближайшего целого. Код частоты рассматривается как знаковый. Данный код частоты будет применен по ближайшему сигналу эпохи.

Начальная фаза гетеродина может задаваться регистром CA_PHET. Значение в 0xFFFFFFFF соответствует сдвигу на период. При этом данная начальная фаза загружается в аккумулятор каждый раз по эпохе, если бит MHET регистра установлен в единицу, иначе загрузки фазы не происходит.

Ширина дифференциального строба задается регистром CA_WEML. Значение, записанное в данном регистре, задает отстройку подканала EML от центрального, оно добавляется к текущему значению аккумулятора фазы со знаком плюс и минус и используется для формирования дифференциальной ПСП и дифференциального строба. Значение в 0x7FFFFFFF соответствует отстройке в 1 чип минус 1 такт CLK, ноль соответствует отсутствию отстройки и является запрещенным состоянием регистра. Бит 31 регистра игнорируется.

Ширина строба EML вычисляется как:

$$CA_WEML = \text{round}(2^{31} * (Teml / Tchip)),$$

где 31-разрядность аккумулятора фазы ПСП, Teml – ширина дифференциального строба, Tchip – длительность чипа ПСП, round – функция округления до ближайшего целого.

Настройки канала задаются в регистре CA_CFG. Источник данных канала выбирается битами CA_GPGL:

Таблица 3.3

GPGL	Источник данных канала
0b00	GP1
0b01	GP1
0b10	GL1
0b11	GL2

Начальные значения для регистров G1 и G2 генератора ПСП канала задаются полями CA_G1 и CA_G2 регистра CA_CFG. Эти начальные значения загружаются по ближайшему сигналу эпохи. В режиме GPS для ПСП следует задать значения формирующих ее сдвиговых регистров G1 и G2. В режиме GLONASS используется только G1.

Результаты сверток канала доступны в регистрах CA_PROMPT_I, CA_PROMPT_Q, CA_EML_I, CA_EML_Q.

Работа канала разрешается записью единицы в бит CA_ENABLE. Если работа канала запрещена, он переключается в режим пониженного энергопотребления.

В случае работы с согласованным сигналом (в тестовых целях) возможно переполнение разрядности в 16 бит, на которую отображаются данные аккумуляторов подканалов. В таком случае следует использовать поле CA_BITSEL регистра CA_CFG, задающее биты, отображаемые на регистры результата:

Таблица 3.4

BITS	Отображаемые биты
0b000	[15:0]
0b001	[16:1]
0b010	[17:2]
0b011	[17:2]
0b100	[17:2]
0b101	[17:2]
0b110	[17:2]
0b111	[17:2]

3.3.1 Следящий канал CA6 «CA6_CHANNEL»

Следящий канал CA6 предназначен для слежения за сигналом спутника GPS L1/GLO L1/GLO L2 с повышенной точностью. Канал состоит из шести подканалов с регулируемой отстройкой по времени прихода входного сигнала, от 0 до 63 тактов частоты оцифровки. Канал осуществляет перенос сигнала с ПЧ с учетом доплеровской частоты на нулевую, после чего сворачивает его с ПСП и накапливает результат на протяжении заданного времени (от 1 до 32 эпох).

Операции, выполняемые в канале, могут быть представлены выражениями:

$$Y_n(\tau) = \int_0^T S(t)c(t-\tau)e^{-j\omega t} dt$$

где:

$n = 1 \dots 6, \tau$

τ - задержка копии кода в отсчетах

T – количество миллисекунд накопления.

Перейдя от интегральной формы записи к дискретной, получим:

$$ACC_d = \sum_{i=1}^N (S_i * H_i) * Cp_{i+d},$$

Здесь ACC_d – результат накопления в подканале d . N – число тактов частоты оцифровки, приходящееся на одну эпоху. S_i -входной комплексный сигнал канала с дискретами (-3, -1, 1, 3), H_i – комплексный сигнал гетеродина с дискретами синуса-косинуса (-1, -0.5, 0.5, 1), Cp_i -прямая вещественная ПСП канала с соответствующей чиповой скоростью, дискреты (-1, 1)

Канал имеет два режима работы – однократный и непрерывный. В однократном режиме канал находится в состоянии ожидания, и начинает работу с заданного номера эпохи по команде DSP. Произведя заданное количество когерентных накоплений, канал выдает сигнал готовности и переходит в режим ожидания. В непрерывном режиме канал постоянно производит вычисление когерентных накоплений и выдает флаг готовности. В этом режиме команда старта используется только для пересинхронизации канала на заданный номер эпохи и для применения новых настроек канала.

Управляющие регистры канала, как и сигнал старта работы канала, конвейеризированы. Если канал находится в состоянии вычисления когерентного накопления, и в это время записаны другие значения управляющих регистров либо команда старта, изменения будут применены только после окончания накопления. В состоянии ожидания изменения применяются сразу.

Кроме того, в канале реализовано два режима управления фазой гетеродина: с установкой начального значения фазы и с непрерывной фазой. В режиме с установкой - начальная фаза гетеродина устанавливается в определенное значение каждый раз перед началом когерентного накопления, в режиме непрерывной фазы – установка начальной фазы гетеродина не производится.

Структурная схема следящего канала СА6 представлена на рисунке ниже.




Рисунок 3.2. Структура следящего канала

Чиповая частота ПСП задается регистром CA6_FCHIP. Она определяет длительность одного чипа ПСП и рассчитывается как:

$$CA6_FCHIP = \text{round}(2^{31} * (Fc/Fclk)),$$

где 31 – разрядность аккумулятора фазы ПСП, F_c – чиповая частота, F_{clk} – частота CLK, round – функция округления до ближайшего целого. Чиповая частота рассматривается как беззнаковая, бит 31 игнорируется. При задании чиповой частоты следует учитывать коррекцию частоты, вносимую доплеровским сдвигом.

Кроме задания чиповой частоты, также возможно задать начальное значение аккумулятора фазы, используемого для генерации чиповой частоты, записав требуемое число в регистр CA6_PCHIP. Значение 0x7FFFFFFF соответствует максимальному сдвигу в 1 чип минус 1 такт CLK, нулевое значение соответствует отсутствию сдвига. Бит 31 регистра игнорируется. Данное значение будет применено после окончания текущего накопления.

Частота гетеродина задается регистром CA6_FHET. Код частоты рассчитывается как

$$CA6_FHET = \text{round}(2^{32} * (Fhet/Fclk)),$$

где 32 – разрядность аккумулятора фазы гетеродина, F_{het} – частота гетеродина, F_{clk} – частота CLK, $round$ – функция округления до ближайшего целого. Код частоты рассматривается как знаковый. Данное значение будет применено после окончания текущего накопления.

Настройки канала задаются в регистре CA6_CFG.

Источник данных канала выбирается битами CA6_GPGL:

Таблица 3.5

GPGL	Источник данных канала
0b00	GP1
0b01	GP1
0b10	GL1
0b11	GL2

Начальные значения для регистров G1 и G2 генератора ПСП канала задаются полями CA6_G1 и CA6_G2 регистра CA6_CFG. Эти начальные значения загружаются по окончании текущего накопления. В режиме GPS для ПСП следует задать значения формирующих ее сдвиговых регистров G1 и G2 битами [9:0] и [25:16], соответственно. В режиме GLONASS используется только G1, биты [8:0]. Нумерация битов соответствует приведенной в ИКД ГНСС.

Режим загрузки начальной фазы гетеродина управляется битом CA6_MHET регистра CA6_CFG. Если бит установлен в 0, то фаза гетеродина непрерывна. Если бит установлен в 1, фаза гетеродина устанавливается значением определенным в регистре CA6_PHET перед каждым когерентным накоплением.

Аккумуляторы канала имеет разрядность 23 бита. В регистры CA6_ACC1...CA6_ACC6 отображаются только 16 из них. Выбор битов для отображения производится битами CA6_BITSEL регистра CA6_CFG.

Таблица 3.6

BITSE	Отображаемые биты
0b000	[15:0]
0b001	[16:1]
0b010	[17:2]
0b011	[18:3]
0b100	[19:4]
0b101	[20:5]
0b110	[21:6]
0b111	[22:7]

Работа каждого подканала в канале типа CA6 разрешается записью единицы в соответствующий бит поля CA6_ENABLE регистра CA6_CFG2. Если работа подканала запрещена, то он переключается в режим пониженного энергопотребления. Таким образом, запретив работу всех шести подканалов, мы дезактивируем весь канал.

Команда старта канала либо запускает однократное накопление, либо начинает новый цикл накоплений с заданного номера эпохи, в зависимости от режима работы канала. Режим работы

канала задается битом CA6_SINGLE регистра CA6_CFG2, 0 соответствует непрерывному режиму работы, 1 – однократному. Собственно команда старта формируется по записи бита CA6_START регистра CA6_CFG2. При этом состояние канала можно контролировать, считав состояние бита CA6_START. После выдачи команды старта данный бит будет оставаться в состоянии 1, пока заданные настройки не будут применены и не начаты накопления с заданного номера эпохи.

Номер эпохи, с которой должна начинаться работа канала, задается полем CA6_ESTART регистра CA6_CFG2. Это восьмибитное число, которое сравнивается в конце каждой эпохи с восемью младшими битами счетчика эпох, по их совпадению запускается работа канала. Таким образом, чтобы запустить канал на следующей эпохе, необходимо указать в CA6_ESTART номер текущей.

Результатами работы канала являются накопления в аккумуляторах. Длительность накопления задается в регистре CA6_ACCTIME, это число от 0 до 31, которое определяет число эпох (от 1 до 32), в течение которых будут производиться накопления. В зависимости от выбранной длительности необходимо правильно выставить биты BITSEL регистра CA6_CFG, чтобы избежать возможности переполнения.

Результаты работы канала представлены в регистрах CA6_ACC0 ... CA6_ACC5, в которых хранятся вещественные и мнимые части накопления.

В регистре IRQ_STAT_CA6 отображаются флаги готовности накоплений каналов CA6. В данных каналах возможны когерентные накопления на длительности более одной эпохи, что требует реализации механизма индикации готовности данных. По готовности накопления в одном из каналов CA6 соответствующий бит CA6_READY устанавливается в единицу. Процессор, считав данные, должен очистить флаг готовности в регистре IRQ_ACK_CA6, записав в очищаемый бит единицу. Запись нуля не меняет состояние флага.

3.4 Поисковая машина FSE «FSE_CHANNEL»

Поисковая машина предназначена для поиска сигналов спутников в диапазонах GPS L1, GLO L1 и GLO L2. Поиск производится по всем гипотезам по задержке ПСП при заданной ПСП и доплеровской частоте. Результатом поиска является амплитуда максимального полученного корреляционного пика и его позиция относительно сигнала эпохи в чипах и долях чипа с дискретом в полчипа.

Машина поиска производит вычисление взаимокорреляционной функции (ВКФ) входного сигнала и ПСП в 2046(GPS)/2044(GLONASS) позициях ПСП относительно сигнала. Значения корреляции когерентно накапливаются на длительности 1-16 эпох, после чего результат когерентного накопления учитывается в некогерентном накоплении от 1 до 16 раз. Результаты когерентных и некогерентных накоплений доступны по интерфейсу.

Машина может находиться в режиме ожидания и в режиме поиска. В режиме ожидания обработка поступающих данных не производится, результаты последнего поиска хранятся в регистрах машины. По команде ЦП машина может переключиться в режим поиска. Это происходит по записи регистра FSE_ACCTIME.

В режиме поиска входные сигналы блока поступают на мультиплексор, где из трех входных сигналов выбирается один для обработки, в зависимости от значения поля FSE_GPGL регистра FSE_CFG. Затем сигнал перемножается на опорный сигнал доплеровского гетеродина $\exp(-j\omega t)$, частота которого задается регистром FSE_FHET. Результат перемножения затем накапливается на длительности чипа ПСП, задаваемой регистром FSE_FCHIP, в аккумуляторе, после чего накопленное значение квантуется тремя уровнями -1, 0, 1 с порогом, задаваемым полем FSE_ACC1THR регистра FSE_CFG, и сохраняется в линии задержки. Так сохраняются 2046(GPS)/2044(GLO) результата, после чего машина начинает вычислять ВКФ отсчетов сохраненного сигнала с ПСП, хранящейся в памяти. ВКФ вычисляется за 32 такта CLK2F, что по времени меньше либо равно длительности половины чипа ПСП. Вычисленная комплексная ВКФ аккумулируется в буфере когерентных накоплений по адресу, соответствующему анализируемой позиции сигнала относительно ПСП, в данном случае по адресу 0. При первом КН происходит загрузка числа в буфер, при остальных – накопление.

После этого в линию задержки загружается новое накопление от аккумулятора, снова вычисляется ВКФ и накапливается в аккумуляторе КН по следующему адресу. Это повторяется 2046/2044 раза, что дает ВКФ для всех взаимных положений данных относительно ПСП. Затем данный процесс вычисления повторяется несколько раз, результаты последующих комплексных ВКФ суммируются с предыдущими. Количество повторений задается полем KN регистра FSE_ACCTIME.

По накоплению заданного количества КН машина производит некогерентное накопление: вычисляет амплитуды для каждой позиции КН и накапливает их в буфере НКН.

На первом НКН происходит загрузка данных в буфер, на остальных – накопление. После каждого этапа НКН буфер КН переводится в начальное состояние, то есть состояние – загрузки, как и при первом КН.




Рисунок 3.3. Схема работы поисковой машины

Весь приведенный выше цикл повторяется столько раз, сколько задано НКН в поле НКН регистра FSE_ACCTIME. Из результатов НКН выбирается максимальный и запоминается его позиция; если максимумов несколько, запоминается первый встреченный из них. Кроме того, результаты НКН на всем протяжении работы машины сравниваются с порогом досрочного останова поиска. Порог задается полем FSE_STOPTHR регистра FSE_CFG, в случае превышения любым накоплением этого порога поиск останавливается, а позиция накопления запоминается в блоке поиска максимума. По окончании всех операций машина переключается в режим ожидания. Приведенная процедура поиска применяется как для GPS, так и GLONASS.

Входные данные канала имеют разрядность два бита, формат “знак-амплитуда”, и могут быть представлены дискретными значениями (-3, -1, 1, 3). После входного мультиплексора они перемножаются на сигнал гетеродина. Сигнал гетеродина представляет собой комплексный приближенный к гармоническому сигнал с фазами (0, 45, 90, 135, 180, 225, 270, 315), то есть приближенная пара косинус-синус с амплитудами (-1, -0.5, 0.5, 1). После перемножения на сигнал гетеродина данные имеют разрядность три бита, двоично-дополнительный формат, с дискретными значениями (-3, -2, -1, 0, 1, 2, 3). Полученные данные накапливаются в предварительном аккумуляторе на длительности чипа, разрядность аккумулятора 8 бит. Результат накопления сравнивается с порогом, задаваемым полем FSE_ACC1THR, и по результатам сравнения двухбитному выходу аккумулятора присваивается значение -1, 0 либо 1 в двоично-дополнительном коде. Выход аккумулятора записывается в линию задержки сигнала и используется при вычислении свертки. Вычисление ВКФ

производится путем перемножения соответствующих позиций линии задержки сигнала с соответствующими позициями блока памяти ПСП, причем в блоке памяти ПСП записаны однобитные значения (0,1), которые при перемножении воспринимаются как (1, -1) соответственно. Результаты перемножений складываются с учетом знака в 12-битном аккумуляторе. Результат накопления и представляет собой ВКФ для заданной позиции ПСП относительно сигнала.

После вычисления ВКФ X_SAMPLE_num производится когерентное накопление в памяти аккумуляторов КН. Для этого на один из входов сумматоров синфазной и квадратурной компоненты подается сдвинутое вправо, знакорасширенное значение ВКФ $X_DIV_num[11:0]$. Величина сдвига определяется полем FSE_BITSEL_KN регистра FSE_CFG . На второй вход сумматора подается либо 0, когда осуществляется первый проход КН, либо значение текущего отсчета накопления $MEM_ACCX_num[7:0]$, взятое из памяти КН. При этом оно подвергается операции расширения разрядности до 12 бит со знакорасширением $MEM_ACCX_num[11:0]$. Результат суммирования жестко органичивается предельными значениями 127 и -128 с установкой флага FSE_OVF (производится насыщение результата в случае переполнения). 8 младших бит результата сохраняются в буфере КН. Количество когерентных накоплений задается значением поля KN регистра $FSE_ACCTIME$. Флаг FSE_OVF может быть считан в соответствующем поле регистра FSE_MAX что позволяет ПО обнаружить переполнение при когерентном накоплении.




Рисунок 3.4

Когда производится последний проход КН, результаты накоплений используются для вычисления значений соответствующего прохода НКН.

Поскольку при когерентном накоплении производится предварительное накопление сигнала на длительности половины чипа сигнала GPS или четверти чипа сигнала GLONASS, необходимо произвести дополнительное накопление мощности полезного сигнала путем сложения нескольких соседних по параметру задержки отсчетов из буфера когерентного накопления. Для этого после буфера когерентного накопления введен КИХ фильтр с прямоугольной импульсной характеристикой (CIC-фильтр) и длиной задаваемой через поле FSE_CIC регистра FSE_CFG. Длина фильтра должна составлять 2 отсчета для сигнала GPS и 4 отсчета для GLONASS. При интерпретации результатов работы машины FSE следует учитывать, что фильтр вносит дополнительную задержку в тракт прохождения сигнала. Задержка равна половине порядка CIC фильтра.

После фильтрации прямоугольным фильтром вычисляется приближенная амплитуда накопления НКН: две 8-битных знаковых компоненты берутся по модулю, а затем к большей прибавляется половина меньшей. Затем полученная приближенная амплитуда усекается в соответствии с полем FSE_BITSEL_NKN регистра FSE_CFG и накапливается с насыщением в 8-битном буфере НКН.

Тактовая частота ПСП, которая определяет длительность половины чипа ПСП и длительность предварительного накопления в аккумуляторе, задается регистром FSE_FCHIP. Код частоты рассчитывается как:

$$FSE_FCHIP = \text{round}(2^{33} * (F_c / F_{clk2f})),$$

где F_c – чиповая частота, F_{clk2f} - частота CLK2F, round – функция округления до ближайшего целого. При этом чиповая частота для режима GPS составляет 1.023 МГц, а для режима GLONASS берется 1.022 МГц. В режиме GPS это соответствует взятию двух накоплений данных на один чип ПСП, в режиме GLONASS – четырех. При задании чиповой частоты следует учитывать коррекцию частоты, вносимую доплеровским сдвигом.

Частота гетеродина задается регистром FSE_FHET. Код частоты рассчитывается как:

$$FSE_FHET = \text{round}(2^{32} * (F_{het} / F_{clk})),$$

где 32 – разрядность аккумулятора фазы гетеродина, F_{het} – частота гетеродина, F_{clk} – частота CLK, round – функция округления до ближайшего целого. Код частоты рассматривается как знаковый.

Регистр FSE_CFG служит для конфигурации машины. Выбор источника входного сигнала производится полем GPGL. Поле STOPTHR задает порог досрочного окончания поиска. Если любое НКН превысит этот порог, то поиск досрочно прекратится, а позиция этого НКН будет запомнена. Поле ACC1THR задает порог, который используется в предварительном аккумуляторе сигнала. Если значение аккумулятора, который накапливается на длительности чипа, находится в пределах $[-128; -ACC1THR)$, то выход аккумулятора будет равен -1. Если $[-ACC1THR; ACC1THR]$, выход равен 0. Если $(ACC1THR; 127]$, выход равен 1.

Регистр FSE_ACCTIME задает длительность накоплений результатов поиска. Это два числа от 0 до 15. Поле KN определяет число эпох (от 1 до 16), в течение которых будут производиться когерентные накопления, поле NKN – количество некогерентных накоплений.

В регистре FSE_MAX отображаются амплитуда и позиция найденного максимального накопления в результате поиска (амплитуда – от 0 до 255, позиция – от 0 до 2047). В случае досрочного прекращения поиска по порогу STOPTHR в этом регистре запоминается позиция и амплитуда накопления, достигшего порога.

Регистра FSE_MADDR и FSE_MDATA служат для доступа к содержимому буферов КН и НКН. В регистр FSE_MADDR записывается адрес в буфере, после чего из регистра FSE_MDATA можно считать данные буфера, расположенные по данному адресу. Адреса 0-2047 соответствуют буферу КН, при этом биты [7:0] данных содержат компоненту I накопления, а биты [15:8] – компоненту Q. При этом следует учитывать, что данные для заданного КН отображают результат накоплений только после последнего КН в текущем НКН. Адреса 2048-4095 соответствуют буферу НКН, биты [7:0] данных содержат амплитуду накопления.

Статусы поисковых машин доступны в регистре IRQ_STAT_FSE. По готовности результатов в одной из машин соответствующий бит IRQ_STAT_FSE устанавливается в единицу. Процессор, считав данные, должен очистить флаг готовности, записав в соответствующий бит регистра IRQ_ACK_FSE единицу. Запись нуля не меняет состояние флага.

Длительность процесса поиска определяется заданной чиповой частотой и количеством КН и НКН и в общем случае не совпадает с границей эпохи. Приблизительно ее можно вычислить по формуле: $\{(KN+1)*(NKN+1)+1\}$ Например, для случая КН=2, НКН=2 и стандартного FCHIP, длительность поиска будет составлять:

- 1 эпоха на загрузку
- 3 эпохи на 3 прохода КН
- Три НКН
- Задержка конвейера

В сумме, это дает: $((1+2)*(1+2)+1)=10$ эпох + задержка конвейера в 1 чип.

Результаты поиска содержатся в регистре FSE_MAX, в битах ZMAX - максимальная амплитуда свертки, в битах TAUMAX - задержка ПСП от сигнала эпохи, при которой достигнут максимум, в чипах и долях чипа с дискретом в полчипа.

Для целей тестирования и отладки в модуле реализованы регистры FSE_MADDR и FSE_MDATA, которые позволяют считывать содержимое памяти накоплений. Запись в MEM_ADDR задает адрес памяти накоплений, а чтение из MEM_DATA возвращает данные по этому адресу.

Загрузка битовой ПСП в машины FSE производится с использованием регистров FSE_CHMSK и FSE_PR SIN. Единичные биты в маске записи FSE_MASK регистра FSE_CHMSK определяют машины, в которые будет записана ПСП через регистр FSE_PR SIN. Бит PRS_CLEAR служит для сброса внутреннего счетчика адреса ПСП машин и должен быть записан единицей

перед загрузкой ПСП. Регистр FSE_PR SIN используется для записи ПСП в следящие каналы FSE. При этом каналы ПСП пишется фрагментами по 32 бит путем последовательной записи фрагментов в регистр FSE_PR SIN. При этом автоматически увеличивается внутренний счетчик адреса для внутренней памяти FSE, что позволяет покрыть 1024 бита ПСП. Запись ПСП в память производится за 32 итерации согласно следующей зависимости:

$$FSE_PR SIN(n,b)=PRS [32* n +b],$$

где $n=0\dots31$ – это порядковый номер записи в регистр FSE_PR SIN, $b=0\dots31$ – номер бита в регистре FSE_PR SIN, а PRS – загружаемая ПСП. Схематично процедура записи выглядит так:

FSE_PR SIN	$b=31$	$b=1$	$b=0$
$n=0$	PRS [31]	PRS [1]	PRS [0]
$n=1$	PRS [63]	PRS [33]	PRS [32]
$n=2$	PRS [95]	PRS [65]	PRS [64]
.....
$n=31$	PRS [1023]	PRS [994]	PRS [993]

При этом загружаются 1024 бита ПСП, в то время как ПСП GPS имеет длину 1023 бита. Для корректной работы FSE ПСП следует закольцевать, то есть дополнить до 1024 бит начальными битами. Для системы GLONASS ПСП имеет длину 511 чипов. Чтобы загрузить данную ПСП в машину, ее следует удвоить, то есть повторить каждый чип два раза. В режиме GPS $PRS[1023]=PRS[0]$; в режиме GLO $PRS[1023]=PRS[1022]=PRS[0]=PRS[1]$;

3.5 Канал прямого чтения данных с RFFE «RFD_CHANNEL»

Канал прямого чтения данных предназначен для реализации методов программного поиска с использованием FFT либо других программных алгоритмов поиска и слежения. Он включает в себя гетеродин для переноса сигнала с ПЧ и компенсации доплеровского смещения, аккумулятор с программируемой длительностью накоплений, упаковщик и буфер данных. Также канал может быть настроен для загрузки в буфер данных результатов накоплений каналов типа CA.




Рисунок 3.5. Структура канала прямого чтения данных

Сначала входные данные (две компоненты по два бита) попадают в мультиплексор, который, в зависимости от настроек, выбирает один из входов. Затем данные переносятся с ПЧ путем умножения на сигнал гетеродина. Результат перемножения накапливается в аккумуляторе,

результаты накоплений упаковываются в упаковщике и сохраняются в буфере данных типа FIFO глубиной в 2048 отсчетов, откуда ЦП может их считать через регистр данных. Настройки канала заданные регистром RFD_CFG применяются немедленно. Код частоты заданный RFD_FHET также применяется немедленно. Код частоты заданный RFD_FDUMP применяется по ближайшему сигналу эпохи.

Гетеродин вырабатывает комплексный гармонический сигнал, частота которого определяется кодом частоты, который вычисляется как:

$$\text{RFD_FHET} = \text{round}(2^{32} * (\text{Fhet} / \text{Fclk})),$$

где 32 – разрядность аккумулятора фазы гетеродина, Fhet – частота гетеродина, Fclk – частота CLK, round – функция округления до ближайшего целого. Код частоты рассматривается как знаковый.

Длительность накопления сигнала в аккумуляторах задается регистром

RFD_FDUMP. Это время рассчитывается как:

$$\text{RFD_FDUMP} = \text{round}(2^{31} * (\text{Fdump} / \text{Fclk})),$$

где 31 – разрядность аккумулятора фазы Fdump – частота накоплений, Fclk - частота CLK, round – функция округления до ближайшего целого.

Регистр RFD_CFG используется для управления и контроля работы прямого канала данных. Бит ENABLE разрешает работу канала, если в него записана единица, либо запрещает работу канала и переводит его в режим пониженного энергопотребления. После аппаратного сброса по RESET либо сброса буфера данных битом FCLEAR канал начинает работать по ближайшей эпохе. В случае если между двумя запусками сброс буфера не производился – канал немедленно начнет свою работу. Запрещение работы с

переводом канала в режим пониженного энергопотребления происходит сразу по записи бита ENABLE нулем. В этом режиме все регистры модуля так же пишутся и читаются, но запись новых отсчетов в буфер остановлена. Бит MODE определяет режим работы канала: 0 – обычная работа, 1 – буферизация результатов каналов СА. Поле GPGL выбирает один из источников данных, которые будут обрабатываться каналом (GPS, GLO1, GLO2). Бит FCLEAR отвечает за сброс буфера данных. Запись единицы в данный регистр приводит к сбросу буфера, запись нуля игнорируется. На время сброса буфера рекомендуется останавливать запись в него новых отсчетов битом ENABLE. При смене режима MODE необходимо принудительно производить сброс буфера битом FCLEAR. Для отслеживания состояния буфера канала в регистр RFD_CFG выведены для чтения флаги RFD_EMPTY, RFD_FULL и RFD_AFULL. Флаг RFD_AFULL (почти полный) формируется в зависимости от настройки заданной в поле RFD_THR регистра RFD_CFG.

В режиме обычной работы упаковка результатов накопления осуществляется в соответствии с настройками, заданными в полях RFD_PACK и RFD_PSEL регистра RFD_CFG. На вход упаковщика подаются результаты накопления аккумуляторов ACC_I и ACC_Q с разрядностью по 16 бит. Количество младших бит, которые будут отброшены перед упаковкой, устанавливаются битами

RFD_PSEL. Далее биты после отбрасывания заданного количества младших, последовательно упаковываются в два 16-битных поля выходного 32-битного регистра. Количество бит для упаковки определяется содержимым поля RFD_PACK, возможны следующие варианты:

- 2x1: от каждого накопления берется один младший бит, соответственно в выходном регистре упаковщика будут 16 накоплений для квадратурной и 16 для синфазной компоненты.
- 2x2: от каждого накопления берутся два младших бита, в выходном регистре упаковщика будут 8 накоплений для квадратурной и 8 для синфазной компоненты.
- 2x4: от каждого накопления берутся четыре младших бита, в выходном регистре упаковщика будут 4 накопления для квадратурной и 4 для синфазной компоненты.
- 2x8: от каждого накопления берутся восемь младших бит, в выходном регистре упаковщика будут 2 накопления для квадратурной и 2 для синфазной компоненты.
- 2x16: используются все шестнадцать бит накопления, в выходном регистре упаковщика – по одному накоплению от каждой компоненты.

Если, к примеру, полем RFD_PACK установлены для упаковки все шестнадцать бит накопления, а поле RFD_PSEL имеет ненулевое значение, то у накопления отбросятся младшие биты, а в старших – допишутся нули.

В готовом регистре упаковки накопления квадратурной компоненты всегда располагаются в старших 16 битах, а синфазной – в младших 16 битах. В таком виде накопления передаются для записи в буфер.

В режиме буферизации накоплений каналов CA поле CH_SAVE_FROM регистра RFD_CFG определяет номер канала CA от 0 до 15, начиная с которого происходит сохранение в FIFO, а поле CH_SAVE_NUM - количество каналов, сохраняемых в FIFO (от 1 до 16). В случае, если будут установлены некорректные данные, автоматически установятся значения 0 для CH_SAVE_FROM и 16 для CH_SAVE_NUM. Все каналы пишутся в память последовательно в порядке нумерации. При CH_SAVE_NUM = 0 записи в буфер производиться не будут. Дамп каждого канала производится следующим образом: сначала в память буфера записывается значение регистра CA_PROMPT, после этого – значение регистра CA_EML и так далее.

Данные из буфера доступны в регистре RFD_DATA. Буфер имеет тип FIFO, данные в регистре автоматически обновляются при последовательных чтениях.

3.6 Модуль интерфейса с ADC «ADC_IF»

Модуль интерфейса с RFFE выполняет следующие функции:

- Оцифровка входного сигнала по одному из фронтов частоты оцифровки F_s с дальнейшей передачей сигнала по нарастающему фронту
- Преобразование входного сигнала из нескольких возможных кодировок в одну
- Подсчет уровней входного сигнала для системы АРУ




Рисунок 3.6. Структура модуля интерфейса с RFFE

Субмодуль Sample & convert предназначен для оцифровки входных сигналов по одному из фронтов тактовой частоты F_s , выдачи их по нарастающему фронту F_s и преобразования их кодировки в формат “знак-амплитуда”. Допустимы следующие кодировки входных сигналов:

Таблица 3.7. Веса входных значений АЦП

Код	Значение
Двоично-дополнительная кодировка	
0b00	+1
0b01	+3
0b10	-3
0b11	-1
Кодировка знак-амплитуда	
0b00	+1
0b01	+3
0b10	-1
0b11	-3
Однобитная кодировка плюс-минус один	
0b0	+1
0b1	-1
Однобитная кодировка плюс-минус три	
0b0	+3
0b1	-3

Субмодуль управляется регистром ADC_CTRL. Фронт оцифровки выбирается битами GP1_EDGE...GL2_EDGE. ‘1’ соответствует нарастающему фронту, ‘0’ – падающему. Данные затем перетактируются на нарастающий фронт F_s для дальнейшего использования в МКК. Биты GP1_ENC...GL2_ENC отвечают за выбор кодировки сигнала, поступающего от АЦП.

Субмодуль AGC counters предназначен для подсчета среднего уровня сигналов, поступающих от радиочастотной части. Для оценки уровня сигналов в каждом подканале имеется 4 аккумулятора, в которых на интервале одной миллисекунды накапливается число единичных состояний каждого из битов входных сигналов GP1_I[1:0]...GL2_Q[1..0]. В конце каждой миллисекунды по сигналу EPOCH результат суммирования защелкивается в регистрах результата AGC_GP1_I ... AGC_GL2_Q, содержимое аккумуляторов сбрасывается в 0 и начинается новый миллисекундный цикл накопления.

3.7 Модуль формирования временной шкалы «RECV_TIME_BASE»




Рисунок 3.7. Структура модуля RECV_TIME_BASE

Модуль RECV_TIME_BASE формирует шкалу времени приемника, которая представляет собой импульс миллисекундной эпохи EPOCH с длительностью в один такт CLK и периодом 1 мс. Период сигнала EPOCH в тактах CLK минус единица задается по интерфейсу через регистр TB_MS_CODE. Он может быть вычислен по формуле:

$$TB_MS_CODE = \text{round}(F_{clk}/1000)$$

3.8 Модуль формирования секундной метки PPS «PPS»




Рисунок 3.8. Структура модуля PPS

Модуль предназначен для формирования секундной метки PPS с заданной длительностью и периодичностью появления. Период появления метки определяется битами PPS_MS_CODE регистра PPS_MS. Они задают длительность внутренней миллисекунды в тактах CLK минус один, а сигнал метки формируется каждые 1000 миллисекунд. Длительность активного уровня PPS задается битами PPS_LEN регистра PPS_MS. Они определяют длину PPS в тактах CLK минус единица (ноль соответствует одному такту). Кроме периода и длительности со стороны ЦП возможно задавать начальные значения счетчиков тактов и миллисекунд. Это позволяет точно задавать момент появления PPS относительно опорного сигнала EPOCH, по которому начальные значения загружаются в счетчики. Данные начальные значения задаются регистром PPS_OFS, битами PPS_CLK_INIT и PPS_MS_INIT.

3.9 Модуль вычисления регистров ПСП «GGM»




Рисунок 3.9. Структура модуля вычисления регистров ПСП

Модуль предназначен для вычисления значений сдвиговых регистров G1, G2 в режиме GPS либо G1 в режиме GLONASS для загрузки в следящий канал.

Как известно, ПСП всех спутников GPS может быть представлена в виде произведений двух ПСП, вырабатываемых генераторами G1 и G2, каждая периодом в 1023 бита. При этом номер спутника задает сдвиг начала ПСП G2 относительно ПСП G1 в соответствии с таблицей. Кроме того, если необходимо взять N-й отсчет ПСП, достаточно взять N-й отсчет ПСП G1 и (N+d) отсчет ПСП G2, где d – сдвиг начала ПСП. Также, 10 последовательных значений ПСП G1 и G2 задают значение регистров генераторов G1 и G2 на момент формирования первого отсчета.

Номер чипа ПСП N ЦП получает от поискового канала, а сдвиг ПСП d ЦП вычисляет по таблице на основании номера спутника. Чтобы вычислить значения G1 и G2 для загрузки в следящий канал, необходимо: взять последовательны 10 битов G1 начиная с позиции N, и 10 битов G2 начиная с позиции N+d. Для ГЛОНАСС ПСП формируется одним генератором, поэтому здесь достаточно задать номер чипа, для которого следует взять 9 бит ПСП, то есть состояние G на момент первого бита.

Со стороны ЦП задается номер состояния G1 (N) и G2 (N+d), модуль возвращает значения G1 и G2 для данного состояния, а также и G для состояния N. Регистр GGM_CHIP служит для задания номера состояний, регистры GGM_GPS и GGM_GLO – для выдачи результатов.

В модуле реализованы три генератора ПСП на основе сдвиговых регистров с обратными связями: G1, G2 и G. По команде пуска от ЦП генераторы начинают работу и останавливаются по достижении заданного числа состояний, после чего их значения выдаются по интерфейсу. Время работы модуля определяется требуемым номером состояния и составляет от 1 до 1023 тактов SCLK. Готовность модуля отображается битом GGM_READY регистра GGM_CHIP.

3.10 Модуль имитатора GPS/GLONASS «GG_IMIT»

Имитатор предназначен для формирования сигнала, который с достаточной достоверностью повторяет сигнал одного из спутников GPS либо GLONASS. Этот сигнал может использоваться вместо входного сигнала с радиочасти в приемнике, что позволяет проверить работу модулей, входящих в его состав. Модуль имитатора предназначен для отладки и в реальном чипе будет заменен упрощенной версией.

Структура имитатора представлена на рисунке ниже. В его состав входят генератор ПСП, модулятор, доплеровский гетеродин, перемножитель, генератор шума с масштабирующим умножителем, смеситель и дискретизатор.




Рисунок 3.10. Структура модуля PPS

Работа имитатора управляется регистром IMIT_CFG. Бит IMIT_EN регистра разрешает работу имитатора и переключает входы приемника с радиочасти на выход имитатора. Бит IMIT_SEL управляет генератором ПСП и определяет, какая из ПСП – GPS либо GLONASS – будет формироваться. Бит IMIT_ESYNC отвечает за синхронизацию имитатора с эпохой. Если бит в единице, то каждую эпоху значения G1, G2 загружаются в имитатор, в противном случае имитатор будет использовать те значения, которые были записаны в него ранее (сразу после сброса записаны нулевые значения G1 и G2).

Генератор ПСП служит для задания опорной ПСП, имитирующей ПСП спутника. Параметрами ПСП задаются следующими регистрами:

Регистр IMIT_FCHIP задает частоту следования отсчетов ПСП (чиповую частоту). Его значение определяется по формуле:

$$\text{IMIT_FCHIP}=\text{round}(2^{31}*(F_c/F_{clk})),$$

где 31 – разрядность аккумулятора фазы ПСП, F_c – чиповая частота, F_{clk} - частота CLK, round – функция округления до ближайшего целого. При задании чиповой частоты следует учитывать коррекцию частоты, вносимую доплеровским сдвигом.

Регистр IMIT_PCHIP задает сдвиг первого чипа ПСП относительно сигнала EPOCH приемника. Значение 0xFFFFFFFF задают максимальный сдвиг, равный длительности двух чипов чипа минус 1 такт CLK.

Регистр IMIT_G1G2 задают ПСП, формируемую генератором. Значение регистра загружается в сдвиговые регистры G1 и G2 генератора по сигналу EPOCH в режиме GPS либо в регистр G1 в режиме GLONASS. Структура генераторов соответствует приведенной в ИКД GPS, GLONASS.

Модулятор служит для наложения меандра с частотой 50 Гц, синхронизированной с сигналом эпохи, на выходной сигнал генератора ПСП. Это имитирует биты информационной последовательности, которые модулируют ПСП со спутника. Его работа разрешается битом IMIT_MOD регистра IMIT_CFG.

Доплеровский гетеродин служит для формирования опорного сигнала $\exp(j\omega t)$, который используется для переноса ПСП с нулевой частоты на доплеровскую. Гетеродин управляется регистром IMIT_FDOP. Значение FDOP рассчитывается по формуле:

$$\text{IMIT_FDOP}=\text{round}(2^{31}*(F_{het}/F_{clk})),$$

где 31 – разрядность аккумулятора фазы гетеродина, F_{het} – частота гетеродина, F_{clk} – частота CLK, round – функция округления до ближайшего целого. Код частоты рассматривается как знаковый.

При этом следует учесть также и изменение чиповой скорости, вызванное эффектом Доплера.

Перемножитель служит для перемножения ПСП в каналах I,Q на выходные сигналы доплеровского гетеродина, что соответствует переносу сигнала с нулевой частоты на доплеровскую.

Генератор шума используется для формирования шума, который затем смешивается с полезным сигналом. Генератор представляет собой два блока из 8 независимых сдвиговых регистров с обратными связями, каждый из которых генерирует свою ПСП. Распределение шума равномерное.

Масштабирующий множитель служит для регулировки соотношения сигнал/шум на выходе имитатора. Полезный сигнал всегда имеет единичную амплитуду, амплитуда шума может регулироваться от 0 до 127 регистром IMIT_KN.

Смеситель предназначен для сложения полезного сигнала и шума.

Дискретизатор используется для ограничения выходной разрядности имитатора до одного бита, берется старший бит с выхода смесителя.

Бит IMIT_ESYNC отвечает за синхронизацию имитатора с эпохой. Если бит в единице, то каждую эпоху значения G1, G2 загружаются в имитатор. Бит IMIT_MOD разрешает наложение модуляции с частотой 50 Гц на ПСП.

3.11 Инициализация и управление МКК

МКК может быть использован в качестве модуля цифровой обработки навигационных сигналов. При этом в ЦП должны быть реализованы петли слежения за фазой и задержкой, управление корреляционными каналами МКК, выделение и декодирование навигационных сообщений, ПО навигационных местоопределений и ряд других функций в зависимости от области применения навигационного приемника.

МКК рассчитан на параллельную обработку комплексных сигналов из нескольких радиочастотных трактов, GPS L1, GLO L1, GLO L2. Каждая компонента комплексного сигнала может быть двух- или однобитной. В последнем случае соответствующие корреляционные каналы должны быть настроены на однобитный вход с помощью специальной команды от ЦП.

В случае двухбитного сигнала в соответствующем радиочастотном тракте должна быть реализована система АРУ. Для этого в МКК предусмотрены средства оценки уровня сигнала.

Коррелятор следящего канала СА/ПТ построен по синхронному принципу со сбросом в ноль фазы генератора несущей в момент миллисекундной эпохи приемника. Таким образом, на выходе следящего канала имеются отсчеты комплексного корреляционного интеграла, фаза которых является псевдо-доплеровской фазой.

Каждый поисковый канал основан на комбинированном когерентном/некогерентном накоплении с эффективным числом корреляторов около 2000. ЦП должен настроить каждый поисковый канал на выбранный спутник и выбранную частотную полосу. Ширина частотной полосы поиска составляет 1 кГц. Время некогерентного накопления задает ЦП. Рекомендуемое значение – 16 мс. Окончание поиска индицируется битом в регистре готовности поискового канала. В регистрах результатов поиска защелкиваются максимальная амплитуда сигнала и соответствующая ей задержка.

В МКК реализован также модуль формирования точного секундного импульса PPS. Управление его задержкой относительно миллисекундной эпохи приемника осуществляет ЦП, который должен записать в соответствующие регистры значение задержки, номер текущей миллисекунды, число тактов в миллисекунде и ширину импульса PPS (все значения приводятся в тактах CLK минус единица).

После включения питания в первую очередь должен быть инициализирован генератор временной шкалы приемника. Для этого в его регистр ЦП должен записать число тактов основной тактовой частоты, содержащихся в одной миллисекунде. Прерывания ЦП должны быть запрещены до момента инициализации генератора временной шкалы, т.к. период прерываний не определен до этого момента.

После этого все взаимодействие ЦП-МКК выполняется по прерываниям. При возникновении очередного прерывания ЦП должен считать результаты корреляции всех каналов и значения на

выходе блока оценки уровня сигналов, а также записать необходимые управления в регистры каналов и записать начальные значения регистров всех генераторов СА/ПТ. Все данные управления от ЦП запоминаются в промежуточных регистрах и начинают обрабатываться в момент следующей эпохи приемника. Таким образом, интервал времени от момента выдачи управления до момента получения результатов корреляционной обработки с реализованным управлением составляет от 1 до 3-х мс.

Период прерываний от МКК равен 1 мс. Длительность непрерывной работы программы обработки прерываний ЦП не должна превышать 1 мс. Рекомендуемое значение – не более 0,9 мс.

4. ПРОГРАММНЫЙ ИНТЕРФЕЙС

Обмен данными с МКК производится путем чтения-записи соответствующих регистров МКК, расположенных в адресном пространстве процессора 1892ВМ10Я по адресам 0x182FF000 – 0x182FFFFC. Доступ к данным осуществляется по абсолютным адресам. Далее указаны адреса регистров в виде относительных адресов в данном адресном пространстве 1892ВМ10Я. Регистры МКК приведены в таблицах ниже. МКК также формирует маскируемый сигнал прерывания IRQn, активный уровень, которого устанавливается в регистре IRQ_CFG. Сигнал считывается в бите [31] регистра QSTR0 процессора. Сигнал прерывания может устанавливаться по сигналу эпохи, по флагу почти полного буфера RFD или по готовности заданных каналов типа CA6 и FSE, что устанавливается в регистрах IRQ_CFG и IRQ_MASK_x. Причина возникновения прерывания может быть считана в регистрах IRQ_STAT_x. Сбрасывается сигнал прерывания подтверждением со стороны ЦП путем записи единицы в необходимый бит регистра IRQ_ACK_x.

4.1 Список регистров МКК

Таблица 4.1. Базовые адреса блоков регистров МКК

Адрес	Назначение
0x00	Регистры общего назначения и вспомогательные
0x40	Блок поисковых каналов
0x60	Блок управления следящими каналами
0xB0	Блок опроса следящих каналов

Таблица 4.2. Регистры МКК, вспомогательные модули

Адрес	Регистр	RW	Назначение
Регистры общего назначения			
0x004	TEST RW	R/W	Тестовый регистр чтения-записи
0x008	TEST CFG	R/W	Управление отладочными выходами TEST
0x00C	Зарезервировано	R/O	Зарезервировано
Модуль временной шкалы			
0x010	TB MS CODE	R/W	Число тактов в одной миллисекунде для EPOCH
Модуль формирования секундной метки			
0x014	PPS MS	R/W	Длительность миллисекунды и активного уровня PPS
0x018	PPS OFS	R/W	Начальное значение счетчика тактов и миллисекунд
0x01C	Зарезервировано	R/O	Зарезервировано
... 0x028			
Модуль счетчиков АРУ			
0x02C	ADC GP1 I	R/O	Число единичных состояний сигнала GP1 I
0x030	ADC GP1 Q	R/O	Число единичных состояний сигнала GP1 Q
0x034	Зарезервировано	R/O	Зарезервировано
0x038	Зарезервировано	R/O	Зарезервировано
0x03C	ADC GL1 I	R/O	Число единичных состояний сигнала GL1 I
0x040	ADC GL1 Q	R/O	Число единичных состояний сигнала GL1 Q
0x044	ADC GL2 I	R/O	Число единичных состояний сигнала GL2 I
0x048	ADC GL2 Q	R/O	Число единичных состояний сигнала GL2 Q
0x04C	ADC CTRL	R/W	Оцифровка и преобразование входных сигналов
Модуль имитатора GPS/GLONASS			
0x050	IMIT FCHIP	R/W	Код чиповой частоты имитатора
0x054	IMIT PCHIP	R/W	Начальная фаза чипа имитатора

Адрес	Регистр	RW	Назначение
0x058	IMIT_FDOP	R/W	Код доплеровской частоты имитатора
0x05C	IMIT_G1G2	R/W	Начальное значение регистров G1, G2 генератора ПСП имитатора
0x060	IMIT_CFG	R/W	Конфигурация имитатора
0x064	IMIT_KN	R/W	Коэффициент шума имитатора
0x068	Зарезервировано	R/O	Зарезервировано
0x06C	Зарезервировано	R/O	Зарезервировано
0x070	Зарезервировано	R/O	Зарезервировано
Модуль вычисления регистров ПСП			
0x074	GGM_CHIP	R/W	Номер состояния G1 и G2 (GPS) либо G (GLO)
0x078	GGM_GPS	R/O	Значение G1, G2
0x07C	GGM_GLO	R/O	Значение G
Регистры прямого канала данных			
0x080	RFD_CFG	R/W	Конфигурация канала
0x084	RFD_FHET	R/W	Код частоты гетеродина
0x088	RFD_FDUMP	R/W	Код частоты сброса аккумуляторов
0x08C	RFD_DATA	R/O	Данные прямого канала
Модуль загрузки ПСП в каналы FSE			
0x090	FSE_CHMSK	R/W	Маска каналов FSE
0x094	FSE_PR SIN	W/O	Регистр для загрузки ПСП
0x098	Зарезервировано	R/O	Зарезервировано
Регистр счетчика эпох			
0x09C	ECNT	R/W	Счетчик числа эпох
Регистры управления прерываниями			
0x0A0	IRQ_CFG	R/W	Конфигурация прерывания
0x0A4	IRQ_MASK_CA6	R/W	Маска прерываний от каналов типа CA6
0x0A8	IRQ_MASK_FSE	R/W	Маска прерываний от каналов типа FSE
0x0AC	IRQ_STAT	R/O	Статус прерывания от сигнала эпохи и буфера RFD
0x0B0	IRQ_STAT_CA6	R/O	Статус прерываний каналов типа CA6
0x0B4	IRQ_STAT_FSE	R/O	Статус прерываний каналов типа FSE
0x0B8	IRQ_ACK	W/O	Подтверждение прерывания от сигнала эпохи и RFD
0x0BC	IRQ_ACK_CA6	W/O	Подтверждение прерываний от каналов типа CA6
0x0C0	IRQ_ACK_FSE	W/O	Подтверждение прерываний от каналов типа FSE
0x0C4		R/O	Зарезервировано
..			
0x3FC			

Таблица 4.3. Базовые адреса блоков регистров каналов МКК

Адрес	N	Назначение
0x400	FSE 0	Поисковый канал FSE 0, регистры управления и данных
0x440	FSE 1	Поисковый канал FSE 1, регистры управления и данных
0x480	FSE 2	Поисковый канал FSE 2, регистры управления и данных
0x4C0	FSE 3	Поисковый канал FSE 3, регистры управления и данных
0x500...		Зарезервировано
0x600	CA6 0	Регистры управления (R/W) следающего канала CA6 0
0x620	CA6 1	Регистры управления (R/W) следающего канала CA6 1
0x640	CA6 2	Регистры управления (R/W) следающего канала CA6 2
0x660	CA6 3	Регистры управления (R/W) следающего канала CA6 3
0x680	CA6 4	Регистры управления (R/W) следающего канала CA6 4
0x6A0	CA6 5	Регистры управления (R/W) следающего канала CA6 5
0x6C0	CA6 6	Регистры управления (R/W) следающего канала CA6 6
0x6E0	CA6 7	Регистры управления (R/W) следающего канала CA6 7
0x700	CA6 8	Регистры управления (R/W) следающего канала CA6 8
0x720	CA6 9	Регистры управления (R/W) следающего канала CA6 9
0x740	CA6 10	Регистры управления (R/W) следающего канала CA6 10
0x760	CA6 11	Регистры управления (R/W) следающего канала CA6 11
0x780	CA6 12	Регистры управления (R/W) следающего канала CA6 12
0x7A0	CA6 13	Регистры управления (R/W) следающего канала CA6 13
0x7C0	CA6 14	Регистры управления (R/W) следающего канала CA6 14

Адрес	N	Назначение
0x7E0	CA6 15	Регистры управления (R/W) следящего канала CA6 15
0x800	CA6 16	Регистры управления (R/W) следящего канала CA6 16
0x820	CA6 17	Регистры управления (R/W) следящего канала CA6 17
0x840	CA6 18	Регистры управления (R/W) следящего канала CA6 18
0x860	CA6 19	Регистры управления (R/W) следящего канала CA6 19
0x880	CA6 20	Регистры управления (R/W) следящего канала CA6 20
0x8A0	CA6 21	Регистры управления (R/W) следящего канала CA6 21
0x8C0	CA6 22	Регистры управления (R/W) следящего канала CA6 22
0x8E0	CA6 23	Регистры управления (R/W) следящего канала CA6 23
0x900	CA0	Регистры управления (R/W) следящего канала CA/CT 0
0x920	CA1	Регистры управления (R/W) следящего канала CA/CT 1
0x940	CA2	Регистры управления (R/W) следящего канала CA/CT 2
0x960	CA3	Регистры управления (R/W) следящего канала CA/CT 3
0x980	CA4	Регистры управления (R/W) следящего канала CA/CT 4
0x9A0	CA5	Регистры управления (R/W) следящего канала CA/CT 5
0x9C0	CA6	Регистры управления (R/W) следящего канала CA/CT 6
0x9E0	CA7	Регистры управления (R/W) следящего канала CA/CT 7
0xA00	CA8	Регистры управления (R/W) следящего канала CA/CT 8
0xA20	CA9	Регистры управления (R/W) следящего канала CA/CT 9
0xA40	CA10	Регистры управления (R/W) следящего канала CA/CT 10
0xA60	CA11	Регистры управления (R/W) следящего канала CA/CT 11
0xA80	CA12	Регистры управления (R/W) следящего канала CA/CT 12
0xAA0	CA13	Регистры управления (R/W) следящего канала CA/CT 13
0xAC0	CA14	Регистры управления (R/W) следящего канала CA/CT 14
0xAE0	CA15	Регистры управления (R/W) следящего канала CA/CT 15
0xB00	CA6 0	Регистры данных (R/O) следящего канала CA6 0
0xB20	CA6 1	Регистры данных (R/O) следящего канала CA6 1
0xB40	CA6 2	Регистры данных (R/O) следящего канала CA6 2
0xB60	CA6 3	Регистры данных (R/O) следящего канала CA6 3
0xB80	CA6 4	Регистры данных (R/O) следящего канала CA6 4
0xBA0	CA6 5	Регистры данных (R/O) следящего канала CA6 5
0xBC0	CA6 6	Регистры данных (R/O) следящего канала CA6 6
0xBE0	CA6 7	Регистры данных (R/O) следящего канала CA6 7
0xC00	CA6 8	Регистры данных (R/O) следящего канала CA6 8
0xC20	CA6 9	Регистры данных (R/O) следящего канала CA6 9
0xC40	CA6 10	Регистры данных (R/O) следящего канала CA6 10
0xC60	CA6 11	Регистры данных (R/O) следящего канала CA6 11
0xC80	CA6 12	Регистры данных (R/O) следящего канала CA6 12
0xCA0	CA6 13	Регистры данных (R/O) следящего канала CA6 13
0xCC0	CA6 14	Регистры данных (R/O) следящего канала CA6 14
0xCE0	CA6 15	Регистры данных (R/O) следящего канала CA6 15
0xD00	CA6 16	Регистры данных (R/O) следящего канала CA6 16
0xD20	CA6 17	Регистры данных (R/O) следящего канала CA6 17
0xD40	CA6 18	Регистры данных (R/O) следящего канала CA6 18
0xD60	CA6 19	Регистры данных (R/O) следящего канала CA6 19
0xD80	CA6 20	Регистры данных (R/O) следящего канала CA6 20
0xDA0	CA6 21	Регистры данных (R/O) следящего канала CA6 21
0xDC0	CA6 22	Регистры данных (R/O) следящего канала CA6 22
0xDE0	CA6 23	Регистры данных (R/O) следящего канала CA6 23
0xE00	CA0	Регистры данных (R/O) следящего канала CA/CT 0
0xE08	CA1	Регистры данных (R/O) следящего канала CA/CT 1
0xE10	CA2	Регистры данных (R/O) следящего канала CA/CT 2
0xE18	CA3	Регистры данных (R/O) следящего канала CA/CT 3
0xE20	CA4	Регистры данных (R/O) следящего канала CA/CT 4
0xE28	CA5	Регистры данных (R/O) следящего канала CA/CT 5
0xE30	CA6	Регистры данных (R/O) следящего канала CA/CT 6
0xE38	CA7	Регистры данных (R/O) следящего канала CA/CT 7
0xE40	CA8	Регистры данных (R/O) следящего канала CA/CT 8
0xE48	CA9	Регистры данных (R/O) следящего канала CA/CT 9
0xE50	CA10	Регистры данных (R/O) следящего канала CA/CT 10
0xE58	CA11	Регистры данных (R/O) следящего канала CA/CT 11

Адрес	N	Назначение
0xE60	CA12	Регистры данных (R/O) следящего канала CA/CT 12
0xE68	CA13	Регистры данных (R/O) следящего канала CA/CT 13
0xE70	CA14	Регистры данных (R/O) следящего канала CA/CT 14
0xE78	CA15	Регистры данных (R/O) следящего канала CA/CT 15
0xE80...		Зарезервировано
0xFFC		

Таблица 4.4. Регистры управления канала CA/CT

Смещение	Регистр	RW	Назначение
0x000	CA_FCHIP	R/W	Код чиповой частоты генератора ПСП
0x004	CA_PCHIP	R/W	Начальная фаза чипа ПСП
0x008	CA_FHET	R/W	Код частоты гетеродина
0x00C	CA_WEML	R/W	Отстройка дифференциального канала EML
0x010	CA_CFG	R/W	Конфигурация канала, значения G1, G2
0x014	Зарезервировано	R/O	Зарезервировано
0x018	CA_PHET	R/W	Начальная фаза гетеродина
0x01C	Зарезервировано	R/O	Зарезервировано

Таблица 4.5. Регистры данных канала CA/CT

Смещение	Регистр	RW	Назначение
0x000	CA_PROMPT	R/O	Значение аккумулятора I,Q подканала PROMPT
0x004	CA_EML	R/O	Значение аккумулятора I,Q подканала EML

Таблица 4.6. Регистры управления канала CA6

Смещение	Регистр	RW	Назначение
0x000	CA6_FCHIP	R/W	Код чиповой частоты генератора ПСП
0x004	CA6_PCHIP	R/W	Начальная фаза чипа ПСП
0x008	CA6_FHET	R/W	Код частоты гетеродина
0x00C	CA6_CFG2	R/W	Управление режимами CA6
0x010	CA6_CFG	R/W	Значения G1, G2
0x014	CA6_ACCTIME	R/W	Время когерентного накопления
0x018	CA6_PHET	R/W	Начальная фаза гетеродина
0x01C	CA6_SPC	R/W	Отстройка подканалов

Таблица 4.7. Регистры данных канала CA6

Смещение	Регистр	RW	Назначение
0x000	CA6_ACC0	R/O	Значение аккумулятора подканала 0 CA6
0x004	CA6_ACC1	R/O	Значение аккумулятора подканала 1 CA6
0x008	CA6_ACC2	R/O	Значение аккумулятора подканала 2 CA6
0x00C	CA6_ACC3	R/O	Значение аккумулятора подканала 3 CA6
0x010	CA6_ACC4	R/O	Значение аккумулятора подканала 4 CA6
0x014	CA6_ACC5	R/O	Значение аккумулятора подканала 5 CA6
0x018..0x01C	Зарезервировано	R/O	Зарезервировано

4.2 Описание регистров

4.2.1 VERSION

Таблица 4.8

Адрес	Бит	RW	Init	Назначение
0x000	[31:0]	R/W	0x0000_0301	Версия ПО МКК

В данном регистре содержится номер версии, присвоенный кодам МКК. Номер задается в исходном коде МКК.

4.2.2 TEST_RW

Таблица 4.9

Адрес	Бит	RW	Init	Назначение
0x004	[31:0]	R/W	0x0000_1234	Тестовый регистр чтения-записи

Этот регистр доступен для чтения-записи и может использоваться при отладке интерфейса ЦП-МКК.

4.2.3 TEST_CFG

Таблица 4.10

Адрес	Бит	RW	Init	Назначение
0x008	[31:16]	R/O	0	Зарезервировано
	[15:12]	R/W	0	TEST_CFG_T7, Выбор одного бита из входных сигналов для TEST7
	[11:10]	R/O	0	Зарезервировано
	[9:8]	R/W	0	TEST_CFG_T4, выбор сигнала для TEST4
	[7:0]	R/W	0	TEST_CFG_T03, выбор канала для выходов TEST0..TEST3

Данный регистр определяет, какие внутренние сигналы МКК будут выводиться на отладочные выходы TEST[7:0].

Биты [15:12] определяют источник для выхода TEST[7] следующим образом:

Таблица 4.11

Значение	Сигнал
0x0	GP1_I[0]
0x1	GP1_I[1]
0x2	GP1_Q[0]
0x3	GP1_Q[1]
0x4	GP1_I[0]
0x5	GP1_I[1]
0x6	GP1_Q[0]

Значение	Сигнал
0x7	GP1_Q[1]
0x8	GL1_I[0]
0x9	GL1_I[1]
0xA	GL1_Q[0]
0xB	GL1_Q[1]
0xC	GL2_I[0]
0xD	GL2_I[1]
0xE	GL2_Q[0]
0xF	GL2_Q[1]

Выход TEST[6] всегда подключен сигнал EPOCH

Выход TEST[5] всегда подключен к сигналу системной тактовой частоты CLK.

Биты [9:8] определяют источник для выхода TEST[4]:

Таблица 4.12

Значение	Сигнал
0b00	SRDn
0b01	SWRn
0b10	0
0b11	0

Биты [7:0] определяют номер канала (в соотв. с таблицей 12), сигналы которого подключаются к TEST[3], TEST[2], TEST[1], TEST[0]

Таблица 4.13

Следящие каналы типа СА	
Выход	Сигнал
TEST[3]	PHI[2]
TEST[2]	EML[1]
TEST[1]	EML[0]
TEST[0]	GI
Следящие каналы типа СА6	
TEST[3]	PHI[2]
TEST[2]	PHI[1]
TEST[1]	PHI[0]
TEST[0]	GI
Поисковые каналы	
TEST[3]	PHI[2]
TEST[2]	PHI[1]
TEST[1]	PHI[0]
TEST[0]	ACC1DUMP

Таблица 4.14. Порядковые номера каналов

N	Назначение
0	Поисковый канал FSE 0
1	Поисковый канал FSE 1
2	Поисковый канал FSE 2
3	Поисковый канал FSE 3
4...7	Зарезервировано
8	Следящий канал СА6 0
9	Следящий канал СА6 1
10	Следящий канал СА6 2
11	Следящий канал СА6 3
12	Следящий канал СА6 4
13	Следящий канал СА6 5
14	Следящий канал СА6 6
15	Следящий канал СА6 7
16	Следящий канал СА6 8
17	Следящий канал СА6 9
18	Следящий канал СА6 10
19	Следящий канал СА6 11
20	Следящий канал СА6 12
21	Следящий канал СА6 13
22	Следящий канал СА6 14
23	Следящий канал СА6 15
24	Следящий канал СА6 16
25	Следящий канал СА6 17
26	Следящий канал СА6 18
27	Следящий канал СА6 19
28	Следящий канал СА6 20
29	Следящий канал СА6 21
30	Следящий канал СА6 22
31	Следящий канал СА6 23
32	Следящий канал СА/СТ 0
33	Следящий канал СА/СТ 1
34	Следящий канал СА/СТ 2
35	Следящий канал СА/СТ 3
36	Следящий канал СА/СТ 4
37	Следящий канал СА/СТ 5
38	Следящий канал СА/СТ 6
39	Следящий канал СА/СТ 7
40	Следящий канал СА/СТ 8
41	Следящий канал СА/СТ 9
42	Следящий канал СА/СТ 10
43	Следящий канал СА/СТ 11
44	Следящий канал СА/СТ 12
45	Следящий канал СА/СТ 13
46	Следящий канал СА/СТ 14
47	Следящий канал СА/СТ 15

4.2.4 TB_MS_CODE

Таблица 4.15

Адрес	Бит	RW	Init	Назначение
0x010	[31:16]	R/O	0x0000	Зарезервировано
	[15:0]	R/W	0x7FE0	TB_MS_CODE, число тактов в одной миллисекунде минус единица для ЕPOCH

Регистр управляет работой блока формирования временной шкалы RECV_TIME_BASE, который формирует сигнал ЕPOCH с периодичностью 1 мс. В регистре задается число тактов, соответствующее периоду в 1 мс, минус единица.

$$TB_MS_CODE = \text{round}(Fclk/1000)$$

4.2.5 PPS_MS

Таблица 4.16

Адрес	Бит	RW	Init	Назначение
0x014	[31:16]	R/W	0x0001	PPS_LEN, число тактов активного уровня PPS, в тактах CLK минус единица
	[15:0]	R/W	0x7FE0	PPS_MS_CODE, число тактов в одной миллисекунде для PPS. в тактах CLK минус единица

Регистр управляет работой блока формирования секундной метки PPS. В регистре задается число тактов, соответствующее одной миллисекунде, минус единица, и длительность активного уровня сигнала PPS в тактах.

4.2.6 PPS_OFS

Таблица 4.17

Адрес	Бит	RW	Init	Назначение
0x018	[31:16]	R/W	0	PPS MS INIT, начальное значение счетчика миллисекунд
	[15:0]	R/W	0	PPS CLK INIT, начальное значение счетчика тактов

Регистр управляет работой блока формирования секундной метки PPS. В регистре задаются начальные значения счетчика тактов и счетчика миллисекунд, которые будут загружены в счетчики блока по ближайшему сигналу ЕPOCH от временной шкалы.

4.2.7 ADC_GP1_I...ADC_GL2_Q

Таблица 4.18

Адрес	Бит	RW	Init	Назначение
0x02C... 0x048	[31:16]	R/O	0	Число единичных состояний бита 1 сигналов AGC_GP1_I[1]...AGC_GL2_Q[1]
	[15:0]	R/O	0	Число единичных состояний бита 0 сигналов AGC_GP1_I[0]...AGC_GL2_Q[0]

В регистрах отображаются выходы счетчиков АРУ модуля интерфейса с ADC ADC_IF. В них содержится количество тактов, в течение которых каждый из битов входных сигналов пребывает в единичном состоянии, за время одной эпохи.

4.2.8 ADC_CTRL

Таблица 4.19

Адрес	Бит	RW	Init	Назначение
0x04C	[31:9]	R/O	0	Зарезервировано
	[8:7]	R/W	0b10	ADC GL2 ENC, Выбор кодировки GL2
	[6:5]	R/W	0b10	ADC GL1 ENC, Выбор кодировки GL1
	[4:3]	R/W	0b10	ADC GP1 ENC, Выбор кодировки GP1
	[2]	R/W	0b1	ADC GL2 EDGE, выбор фронта оцифровки GL2
	[1]	R/W	0b1	ADC GL1 EDGE, выбор фронта оцифровки GL1
	[0]	R/W	0b1	ADC GP1 EDGE, выбор фронта оцифровки GP1

Регистр используется для управления оцифровкой сигналов, поступающих с АЦП, а также их преобразованием. Биты [2:0] отвечают за выбор фронта частоты оцифровки F_s , по которому защелкиваются данные от АЦП. '1' соответствует нарастающему фронту, '0' – падающему. Данные затем перетактируются на нарастающий фронт F_s для дальнейшего использования в МКК. Биты [8:3] отвечают за выбор кодировки сигнала, поступающего от АЦП. Варианты кодировок приведены ниже:

Таблица 4.20

Значение	Кодировка
0b00	Два бита, двоично-дополнительный формат
0b01	Два бита, формат “знак-амплитуда”
0b10	Данные в старшем бите, амплитуда плюс-минус один
0b11	Данные в старшем бите, амплитуда плюс-минус три

4.2.9 IMIT_FCHIP

Таблица 4.21

Адрес	Бит	RW	Init	Назначение
0x050	[31:0]	R/W	0x0400_000	Код чиповой частоты имитатора

Регистр используется для задания кода чиповой частоты ПСП, вырабатываемой имитатором GPS/GLONASS. Код рассчитывается по формуле:

$$\text{IMIT_FCHIP} = \text{round}(2^{31} * (\text{Fc} / \text{Fclk}))$$

Данный код частоты будет применен по ближайшему сигналу эпохи. При задании чиповой частоты следует учитывать коррекцию частоты, вносимую доплеровским сдвигом.

4.2.10 IMIT_PCCHIP

Таблица 4.22

Адрес	Бит	RW	Init	Назначение
0x054	[31:0]	R/W	0	Начальное значение аккумулятора фазы чипа имитатора

Регистр используется для задания начального значения аккумулятора, который используется имитатором для формирования чиповой частоты. Таким образом данное значение определяет начальную фазу чипа ПСП имитатора. Значение 0xFFFFFFFF соответствует максимальному сдвигу в 2 чипа минус 1 такт CLK, нулевое значение соответствует отсутствию сдвига. Данное значение будет применено по ближайшему сигналу эпохи.

4.2.11 IMIT_FDOP

Таблица 4.23

Адрес	Бит	RW	Init	Назначение
0x058	[31:0]	R/W	0	Код доплеровской частоты имитатора

Регистр используется для задания кода доплеровской частоты, которую вырабатывает гетеродин и накладывает на ПСП имитатора. Код рассчитывается по формуле:

$$\text{IMIT_FDOP} = \text{round}(2^{32} * (\text{Fhet} / \text{Fclk}))$$

Данный код частоты будет применен по ближайшему сигналу эпохи.

4.2.12 IMIT_G1G2

Таблица 4.24

Адрес	Бит	RW	Init	Назначение
0x05C	[31:26]	R/O	0	Зарезервировано
	[25:16]	R/W	0	IMIT_G2, Начальное значение регистра G2 генератора ПСП имитатора
	[15:10]	R/O	0	Зарезервировано
	[9:0]	R/W	0	IMIT_G1, Начальное значение регистра G1 генератора ПСП имитатора

Регистр используется для задания начального значения сдвиговых регистров G1 и G2, которые используются генератором ПСП имитатора. Записанные значения применяются по ближайшему сигналу эпохи.

4.2.13 IMIT_CFG

Таблица 4.25

Адрес	Бит	RW	Init	Назначение
0x060	[31:5]	R/O	0	Зарезервировано
	[4]	R/W	0	IMIT_ISEL, зарезервировано, запись единицы запрещена.
	[3]	R/W	1	IMIT_MOD, разрешение модуляции данных 50 Гц
	[2]	R/W	1	IMIT_ESYNC, режим синхронизации ПСП
	[1]	R/W	0	IMIT_SEL, Выбор имитации сигнала GPS(1) или
	[0]	R/W	0	IMIT_EN, Разрешение работы имитатора

Регистр используется для управления работой имитатора GPS/GLONASS. Выбор системы, сигнал которой будет генерироваться, производится битом 1 регистра. При этом, если выбран GPS, используются G1 и G2, заданные в регистре IMIT_G1G2, а если выбран GLONASS, используется только G1. Работа имитатора разрешается записью единицы в бит 0 регистра, при этом все входы МКК переключаются с АЦП на имитатор. Бит IMIT_ESYNC отвечает за синхронизацию имитатора с эпохой. Если бит в единице, то каждую эпоху значения G1, G2 загружаются в имитатор. Бит IMIT_MOD разрешает наложение модуляции с частотой 50 Гц на ПСП.

4.2.14 IMIT_KN

Таблица 4.26

Адрес	Бит	RW	Init	Назначение
0x064	[31:8]	R/O	0	Зарезервировано
	[7:0]	R/W	0	IMIT_KN, Коэффициент шума имитатора

Регистр используется для задания коэффициента шума имитатора. Данный коэффициент определяет, во сколько раз амплитуда шума превышает амплитуду полезного сигнала. Число знаковое, диапазон изменения от 0 до +127.

4.2.15 GGM_CHIP

Таблица 4.27

Адрес	Бит	RW	Init	Назначение
0x074	[31]	R/O	1	GGM_READY, готовность модуля GGM
	[30:26]	R/O	0	Зарезервировано
	[25:16]	R/W	0	GGM_G2, Позиция G2
	[15:10]	R/O	0	Зарезервировано
	[9:0]	R/W	0	GGM_G1, Позиция G1, G

Данный регистр управляет работой блока вычисления регистров ПСП и используется для задания позиции G1, G2 и G, для которой блок выдает значение в регистрах GGM_GPS, GGM_GLO. Бит GGM_READY соответствует состоянию модуля – готов либо занят.

4.2.16 GGM_GPS

Таблица 4.28

Адрес	Бит	RW	Init	Назначение
0x078	[31:26]	R/O	0	Зарезервировано
	[25:16]	R/O	0	GPS G2, Значение G2
	[15:10]	R/O	0	Зарезервировано
	[9:0]	R/O	0	GPS G1, Значение G1

В данном регистре блок вычисления регистров ПСП выдает значение G1 и G2, соответствующее позиции, указанной в регистре GGM_CHIP.

4.2.17 GGM_GLO

Таблица 4.29

Адрес	Бит	RW	Init	Назначение
0x07C	[31:9]	R/O	0	Зарезервировано
	[8:0]	R/O	0	GLO G, Значение G

В данном регистре блок вычисления регистров ПСП выдает значение G, соответствующее позиции указанной в регистре GGM_CHIP.

4.2.18 RFD_CFG

Таблица 4.30

Адрес	Бит	RW	Init	Назначение
0x080	[31]	R/O	0	Зарезервировано
	[30:28]	R/W	0	RFD_THR, порог срабатывания флага RFD_AFULL
	[27:24]	R/W	0	CH_SAVE_FROM, номер канала
	[23:21]	R/O	0	Зарезервировано
	[20:16]	R/W	0	CH_SAVE_NUM, количество каналов
	[15:12]	R/W	0	RFD_PSEL, выбор стартового бита упаковки
	[11]	R/W	0	RFD_MODE, выбор режима работы канала
	[10:8]	R/W	0	RFD_PACK, выбор варианта упаковки данных
	[7]	R/O	0	RFD_AFULL, флаг почти полного буфера данных

Адрес	Бит	RW	Init	Назначение
	[6]	R/O	0	Зарезервировано
	[5:4]	R/W	0	RFD GPGL, Выбор источника данных канала
	[3]	R/O	0	RFD FFULL, флаг полного буфера данных
	[2]	R/O	1	RFD FEMPTY, флаг пустого буфера данных
	[1]	W/O	0	RFD FCLEAR, сброс буфера накопления
	[0]	R/W	0	RFD ENABLE, Разрешение работы канала

Этот регистр используется для управления работой прямого канала данных.

Бит RFD_MODE определяет режим работы канала RFD: если MODE установлен в 0 - обычная работа, если MODE установлен в единицу - производится буферизация результатов накоплений каналов СА.

В режиме буферизации каналов СА поле CH_SAVE_FROM регистра RFD_CFG определяет номер канала СА от 0 до 15, начиная с которого происходит сохранение в FIFO. Каналы СА пишутся в память буфера последовательно в порядке нумерации в количестве, указанном в поле CH_SAVE_NUM (от 0 до 16). Сначала пишется регистр СА_PROMPT канала, потом - СА_EML. При CH_SAVE_NUM = 0 записи в буфер производиться не будут. В случае, если сумма значений регистров CH_SAVE_FROM и CH_SAVE_NUM будет превышать 16, то автоматически установятся значения 0 для CH_SAVE_FROM и 16 для CH_SAVE_NUM.

В режиме обычной работы бит RFD_PSEL отвечает за номер LSB входа данных, с которого берутся данные для упаковки. Если PSEL=0, то LSB=0, если PSEL=15, то LSB=15. Биты RFD_PACK отвечают за упаковку результатов накоплений перед записью в буфер в соответствии с таблицей:

Таблица 4.31

PACK	Упаковка данных для буфера
0b000	2x1: 16 накоплений по 1 биту для каждой из двух компонент
0b001	2x2: 8 накоплений по 2 бита для каждой из двух компонент
0b010	2x4: 4 накоплений по 4 бита для каждой из двух компонент
0b011	2x8: 2 накопления по 8 бит каждой из двух компонент
0b100...	2x16: 1 накопление по 16 бит для каждой из двух компонент
0b111	

При этом данные упаковываются следующим образом: в буфер всегда записывается слово длиной 32 бит. В него последовательно упаковываются накопления. При этом слово разбито на 2 части, младшая и старшая, каждая длиной по 16 бит. В младшую часть слова последовательно (от LSB к MSB) упаковываются компоненты I накоплений, в старшую – компоненты Q. При этом длина упаковываемых компонент выбирается полем RFD_PACK. Так, при PACK=0b000 в битах [15:0] слова буфера будут содержаться 16 однобитных накоплений I, в битах [31:16] – 16 однобитных накоплений Q.

Бит ENABLE разрешает работу канала, если в него записана единица, либо запрещает работу канала и переводит его в режим пониженного энергопотребления. После аппаратного сброса по RESET либо сброса буфера данных битом FCLEAR канал начинает работать по ближайшей эпохе. В случае если между двумя запусками сброс буфера не производился – канал немедленно начнет свою работу. Запрещение работы происходит сразу по записи бита ENABLE нулем. В этом режиме все регистры модуля так же пишутся и читаются, но запись новых отсчетов в буфер остановлена. Биты GPGL

выбирают один из источников данных, которые будут обрабатываться каналом, в соответствии со следующей таблицей:

Таблица 4.32

GPGL	Источник данных канала RFD
0b00	GP1
0b01	GP1
0b10	GL1
0b11	GL2

Бит FIFO_CLEAR отвечает за сброс буфера данных. Запись единицы в данный регистр приводит к сбросу буфера, запись нуля игнорируется. На время сброса буфера рекомендуется останавливать запись в него новых отсчетов битом ENABLE. После каждого изменения режима работы канала битом RFD_MODE необходимо производить сброс буфера данных. Биты RFD_FFULL, RFD_AFULL и RFD_EMPTY отображают состояние буфера: буфер полон, буфер почти полон и буфер пуст, соответственно. Поле RFD_THR устанавливается порог срабатывания флага RFD_AFULL в соответствии с таблицей:

Таблица 4.33

THR	Степень заполненности буфера для активации флага RFD AFULL
0b000	Буфер заполнен на 0 от суммарного количества отсчетов
0b001	Буфер заполнен на 1/8 от суммарного количества отсчетов
0b010	Буфер заполнен на 1/4 от суммарного количества отсчетов
0b011	Буфер заполнен на 3/8 от суммарного количества отсчетов
0b100	Буфер заполнен на 1/2 от суммарного количества отсчетов
0b101	Буфер заполнен на 5/8 от суммарного количества отсчетов
0b110	Буфер заполнен на 3/4 от суммарного количества отсчетов
0b111	Буфер заполнен на 7/8 от суммарного количества отсчетов

4.2.19 RFD_FHET

Таблица 4.34

Адрес	Бит	RW	Init	Назначение
0x084	[31:0]	R/W	0	Код частоты гетеродина канала

Регистр используется для задания кода частоты, которую вырабатывает гетеродин и умножает на входные данные канала. Код рассчитывается по формуле

4.2.20 RFD_FDUMP

Таблица 4.35

Адрес	Бит	RW	Init	Назначение
0x088	[31:0]	R/W	0x0400_000	Код частоты сброса аккумуляторов

Этот регистр определяет длительность накопления данных в аккумуляторах канала перед сохранением их в буфер. Код частоты рассчитывается по формуле:

$$\text{RFD_FDUMP} = \text{round}((\text{Fdump}/\text{Fclk}) * 2^{31})$$

Данный код частоты будет применен по ближайшему сигналу эпохи.

4.2.21 RFD_DATA

Таблица 4.36

Адрес	Бит	RW	Init	Назначение
0x08C	[31:16]	R/O	N/A	Компонента Q данных буфера или данные СА
	[15:0]	R/O	N/A	Компонента I данных буфера или данные СА

В данном регистре доступны для чтения данные из буфера прямого канала. Буфер имеет тип FIFO, данные в регистре автоматически обновляются при последовательных чтениях.

4.2.22 FSE_CHMSK

Таблица 4.37

Адрес	Бит	RW	Init	Назначение
0x090	[31]	W/O	0	PRS_CLEAR, сброс счетчика адреса ПСП
	[30:4]	R/O	0	Зарезервировано
	[3:0]	R/W	0	FSE_MASK, Маска записи ПСП в каналы FSE

Регистр используется при загрузке ПСП в поисковые каналы FSE. Единичные биты в маске записи FSE_MASK определяют каналы, в которые будет записана ПСП через регистр FSE_PR SIN. Бит PRS_CLEAR служит для сброса внутреннего счетчика адреса ПСП каналов и должен быть записан единицей перед загрузкой ПСП.

4.2.23 FSE_PR SIN

Таблица 4.38

Адрес	Бит	RW	Init	Назначение
0x094	[31:0]	W/O	0	Слова ПСП для загрузки в следящие каналы

Регистр используется для записи ПСП в следящие каналы FSE. При этом каналы для загрузки выбранной ПСП определяются маской загрузки FSE_MASK, а сама ПСП пишется фрагментами по 32 бит путем последовательной записи фрагментов в регистр FSE_PR SIN. При этом автоматически увеличивается внутренний счетчик адреса для внутренней памяти FSE, что позволяет покрыть 1024 бита ПСП. Запись ПСП в память производится за 32 итерации согласно следующей зависимости:

$$FSE_PRSIN(n,b)=PRS [32* n + b],$$

где $n=0...31$ – это порядковый номер записи в регистр FSE_PR SIN, $b=0...31$ – номер бита в регистре FSE_PR SIN, а PRS – загружаемая ПСП. Схематично процедура записи выглядит так:

Таблица 4.39

FSE_PR SIN	$b=31$	$b=1$	$b=0$
$n=0$	PRS [31]	PRS [1]	PRS [0]
$n=1$	PRS [63]	PRS [33]	PRS [32]
$n=2$	PRS [95]	PRS [65]	PRS [64]
.....
$n=31$	PRS [1023]	PRS [994]	PRS [993]

При этом загружаются 1024 бита ПСП, в то время как ПСП GPS имеет длину 1023 бита. Для корректной работы FSE ПСП следует закольцевать, то есть дополнить до 1024 бит начальными битами. Для системы GLONASS ПСП имеет длину 511 чипов. Чтобы загрузить данную ПСП в машину, ее следует удвоить, то есть повторить каждый чип два раза. В режиме GPS $PRS[1023]=PRS[0]$; в режиме GLO $PRS[1023]=PRS[1022]=PRS[0]=PRS[1]$;

4.2.24 ECNT

Таблица 4.40

Адрес	Бит	RW	Init	Назначение
0x09C	[31:0]	R/W	0	ECNT, счетчик количества эпох

В регистре доступно содержимое 32-разрядного счетчика эпох для чтения и записи. Записанное значение присвоится счетчику по ближайшей эпохе. IRQ_CFG

Таблица 4.41

Адрес	Бит	RW	Init	Назначение
0x0A0	[31]	R/W	0	IRQLEVSEL, выбор активного уровня сигнала IRQn
	[30]	R/O	0	Зарезервировано
	[29]	R/W	0	Разрешение формирования IRQn по флагу заполненности буфера
	[28]	R/W	0	Разрешение формирования IRQn по внутреннему сигналу эпохи EPOCH
	[27:0]	R/O	0	Зарезервировано

Регистр конфигурации прерывания IRQ. Активный уровень прерывания (единица либо ноль) выбирается битом IRQ_LEVSEL. Также регистр управляет формированием прерывания от сигнала эпохи в модуле интерфейса CONTROL и флага заполненности буфера RFD канала. Если в бит 28 регистра записана единица, сигнал эпохи приведет к возникновению прерывания IRQn. Если в бит 29 регистра записана единица, флаг почти заполненного буфера RFD (флаг RFD_AFULL) приведет к возникновению прерывания IRQn.

4.2.25 IRQ_MASK_CA6

Таблица 4.42

Адрес	Бит	RW	Init	Назначение
0x0A4	[31:24]	R/O	0	Зарезервировано
	[23]	R/W	0	Разрешение формирования IRQn по готовности CA6 23
	[22]	R/W	0	Разрешение формирования IRQn по готовности CA6 22
	[21]	R/W	0	Разрешение формирования IRQn по готовности CA6 21
	[20]	R/W	0	Разрешение формирования IRQn по готовности CA6 20
	[19]	R/W	0	Разрешение формирования IRQn по готовности CA6 19
	[18]	R/W	0	Разрешение формирования IRQn по готовности CA6 18
	[17]	R/W	0	Разрешение формирования IRQn по готовности CA6 17
	[16]	R/W	0	Разрешение формирования IRQn по готовности CA6 16
	[15]	R/W	0	Разрешение формирования IRQn по готовности CA6 15
	[14]	R/W	0	Разрешение формирования IRQn по готовности CA6 14
	[13]	R/W	0	Разрешение формирования IRQn по готовности CA6 13
	[12]	R/W	0	Разрешение формирования IRQn по готовности CA6 12
	[11]	R/W	0	Разрешение формирования IRQn по готовности CA6 11
	[10]	R/W	0	Разрешение формирования IRQn по готовности CA6 10
	[9]	R/W	0	Разрешение формирования IRQn по готовности CA6 9
	[8]	R/W	0	Разрешение формирования IRQn по готовности CA6 8
	[7]	R/W	0	Разрешение формирования IRQn по готовности CA6 7
	[6]	R/W	0	Разрешение формирования IRQn по готовности CA6 6
	[5]	R/W	0	Разрешение формирования IRQn по готовности CA6 5
	[4]	R/W	0	Разрешение формирования IRQn по готовности CA6 4
	[3]	R/W	0	Разрешение формирования IRQn по готовности CA6 3
	[2]	R/W	0	Разрешение формирования IRQn по готовности CA6 2
	[1]	R/W	0	Разрешение формирования IRQn по готовности CA6 1
	[0]	R/W	0	Разрешение формирования IRQn по готовности CA6 0

Регистр управляет формированием прерываний в модуле интерфейса CONTROL. Он предназначен для выбора каналов типа CA6, готовность которых приведет к появлению прерывания IRQn. Если в соответствующий бит регистра записана единица, готовность канала CA6 приведет к возникновению прерывания IRQn.

4.2.26 IRQ_MASK_FSE

Таблица 4.43

Адрес	Бит	RW	Init	Назначение
0x0A8	[31:4]	R/O	0	Зарезервировано
	[3]	R/W	0	Разрешение формирования IRQn по готовности FSE 3
	[2]	R/W	0	Разрешение формирования IRQn по готовности FSE 2
	[1]	R/W	0	Разрешение формирования IRQn по готовности FSE 1
	[0]	R/W	0	Разрешение формирования IRQn по готовности FSE 0

Регистр управляет формированием прерываний в модуле интерфейса CONTROL. Он предназначен для выбора каналов типа FSE, готовность которых приведет к появлению прерывания IRQn. Если в соответствующий бит регистра записана единица, готовность канала FSE приведет к возникновению прерывания IRQn.

4.2.27 IRQ_STAT

Таблица 4.44

Адрес	Бит	RW	Init	Назначение
0x0AC	[31:29]	R/O	0	Зарезервировано
	[29]	R/O	0	Состояние прерывания по флагу заполненности буфера RFD канала
	[28]	R/O	0	Состояние прерывания по внутреннему сигналу эпохи EPOCH
	[27:0]	R/O	0	Зарезервировано

Регистр отображает состояние прерывания по сигналу эпохи и флагу заполненности буфера RFD канала. При этом единица соответствует активному состоянию прерывания независимо от настроек IRQ_LEVSEL регистра IRQ_CFG. Записи в регистр игнорируются.

4.2.28 IRQ_STAT_CA6

Таблица 4.45

Адрес	Бит	RW	Init	Назначение
0x0B0	[31:24]	R/O	0	Зарезервировано
	[23]	R/O	0	Состояние готовности канала CA6 23
	[22]	R/O	0	Состояние готовности канала CA6 22
	[21]	R/O	0	Состояние готовности канала CA6 21
	[20]	R/O	0	Состояние готовности канала CA6 20
	[19]	R/O	0	Состояние готовности канала CA6 19
	[18]	R/O	0	Состояние готовности канала CA6 18
	[17]	R/O	0	Состояние готовности канала CA6 17
	[16]	R/O	0	Состояние готовности канала CA6 16
	[15]	R/O	0	Состояние готовности канала CA6 15
	[14]	R/O	0	Состояние готовности канала CA6 14
	[13]	R/O	0	Состояние готовности канала CA6 13
	[12]	R/O	0	Состояние готовности канала CA6 12
	[11]	R/O	0	Состояние готовности канала CA6 11
	[10]	R/O	0	Состояние готовности канала CA6 10
	[9]	R/O	0	Состояние готовности канала CA6 9
	[8]	R/O	0	Состояние готовности канала CA6 8
	[7]	R/O	0	Состояние готовности канала CA6 7
	[6]	R/O	0	Состояние готовности канала CA6 6

Адрес	Бит	RW	Init	Назначение
	[5]	R/O	0	Состояние готовности канала СА6 5
	[4]	R/O	0	Состояние готовности канала СА6 4
	[3]	R/O	0	Состояние готовности канала СА6 3
	[2]	R/O	0	Состояние готовности канала СА6 2
	[1]	R/O	0	Состояние готовности канала СА6 1
	[0]	R/O	0	Состояние готовности канала СА6 0

Регистр отображает состояние прерываний по готовности каналов типа СА6. При этом единица соответствует активному состоянию прерывания независимо от настроек IRQ_LEVSEL регистра IRQ_CFG. Записи в регистр игнорируются.

4.2.29 IRQ_STAT_FSE

Таблица 4.46

Адрес	Бит	RW	Init	Назначение
0x0B4	[31:4]	R/O	0	Зарезервировано
	[3]	R/O	0	Состояние готовности канала FSE 3
	[2]	R/O	0	Состояние готовности канала FSE 2
	[1]	R/O	0	Состояние готовности канала FSE 1
	[0]	R/O	0	Состояние готовности канала FSE 0

Регистр отображает состояние прерываний по готовности каналов типа FSE. При этом единица соответствует активному состоянию прерывания независимо от настроек IRQ_LEVSEL регистра IRQ_CFG. Записи в регистр игнорируются.

4.2.30 IRQ_ASK

Таблица 4.47

Адрес	Бит	RW	Init	Назначение
0x0B8	[31:30]	W/O	0	Зарезервировано
	[29]	W/O	0	Подтверждение прерывания по флагу заполненности буфера RFD канала
	[28]	W/O	0	Подтверждение прерывания по внутреннему сигналу эпохи EPOCH
	[27:0]	W/O	0	Зарезервировано

Данный регистр предназначен для подтверждения прерывания от сигнала эпохи и флага заполненности буфера RFD канала. После записи единицы в бит 28 прерывание ЦП от сигнала эпохи будет снято и перейдет в неактивный уровень. После записи единицы в бит 29 прерывание ЦП по флагу заполненности будет снято и перейдет в неактивный уровень при условии, что на момент записи флаг RFD_AFULL неактивен. Записи нулей в регистр игнорируются, чтения всегда возвращают нули.

4.2.31 IRQ_ACK_CA6

Таблица 4.48

Адрес	Бит	RW	Init	Назначение
0x0BC	[31:24]	W/O	0	Зарезервировано
	[23]	W/O	0	Сброс готовности канала CA6 23
	[22]	W/O	0	Сброс готовности канала CA6 22
	[21]	W/O	0	Сброс готовности канала CA6 21
	[20]	W/O	0	Сброс готовности канала CA6 20
	[19]	W/O	0	Сброс готовности канала CA6 19
	[18]	W/O	0	Сброс готовности канала CA6 18
	[17]	W/O	0	Сброс готовности канала CA6 17
	[16]	W/O	0	Сброс готовности канала CA6 16
	[15]	W/O	0	Сброс готовности канала CA6 15
	[14]	W/O	0	Сброс готовности канала CA6 14
	[13]	W/O	0	Сброс готовности канала CA6 13
	[12]	W/O	0	Сброс готовности канала CA6 12
	[11]	W/O	0	Сброс готовности канала CA6 11
	[10]	W/O	0	Сброс готовности канала CA6 10
	[9]	W/O	0	Сброс готовности канала CA6 9
	[8]	W/O	0	Сброс готовности канала CA6 8
	[7]	W/O	0	Сброс готовности канала CA6 7
	[6]	W/O	0	Сброс готовности канала CA6 6
	[5]	W/O	0	Сброс готовности канала CA6 5
	[4]	W/O	0	Сброс готовности канала CA6 4
	[3]	W/O	0	Сброс готовности канала CA6 3
	[2]	W/O	0	Сброс готовности канала CA6 2
	[1]	W/O	0	Сброс готовности канала CA6 1
	[0]	W/O	0	Сброс готовности канала CA6 0

Данный регистр предназначен для подтверждения прерывания по готовности каналов типа CA6. После записи единицы в бит соответствующего канала прерывание ЦП от этого канала будет снято и перейдет в неактивный уровень. Допускается одновременный сброс готовности нескольких каналов. Записи нулей игнорируются, чтения всегда возвращают нули.

4.2.32 IRQ_ACK_FSE

Таблица 4.49

Адрес	Бит	RW	Init	Назначение
0x0C0	[31:4]	W/O	0	Зарезервировано
	[3]	W/O	0	Сброс готовности канала FSE 3
	[2]	W/O	0	Сброс готовности канала FSE 2
	[1]	W/O	0	Сброс готовности канала FSE 1
	[0]	W/O	0	Сброс готовности канала FSE 0

Данный регистр предназначен для подтверждения прерывания по готовности каналов типа FSE. После записи единицы в бит соответствующего канала прерывание ЦП от этого канала будет снято и перейдет в неактивный уровень. Допускается одновременный сброс готовности нескольких каналов. Записи нулей игнорируются, чтения всегда возвращают нули.

4.3 Регистры управления следящих каналов СА/СТ

Абсолютный адрес регистра получается сложением базового адреса управляющих регистров нужного канала и адреса регистра, указанного ниже.

4.3.1 СА_FCHIP

Таблица 4.50

Адрес	Бит	RW	Init	Назначение
0x000	[31]	R/O	0	Зарезервировано
	[30:0]	R/W	0x0400_000	Код чиповой частоты генератора ПСП канала

Регистр используется для задания кода чиповой частоты ПСП, вырабатываемой в канале. Код рассчитывается по формуле:

$$CA_FCHIP = \text{round}(2^{31} * (Fc/Fclk))$$

Данный код частоты будет применен по ближайшему сигналу эпохи. Код частоты беззнаковый, бит 31 игнорируется. При задании чиповой частоты следует учитывать коррекцию частоты, вносимую доплеровским сдвигом.

4.3.2 СА_PCHIP

Таблица 4.51

Адрес	Бит	RW	Init	Назначение
0x004	[31]	R/O	0	Зарезервировано
	[30:0]	R/W	0	Начальное значение аккумулятора фазы чипа канала

Регистр используется для задания начального значения аккумулятора, который используется каналом для формирования чиповой частоты. Таким образом данное значение определяет начальную фазу чипа ПСП. Значение 0x7FFFFFFF соответствует максимальному сдвигу в 1 чип минус 1 такт CLK, нулевое значение соответствует отсутствию сдвига. Данное значение будет применено по ближайшему сигналу эпохи. Бит 31 регистра игнорируется.

4.3.3 СА_FHET

Таблица 4.52

Адрес	Бит	RW	Init	Назначение
0x008	[31:0]	R/W	0	Код частоты гетеродина канала

Регистр используется для задания кода частоты, которую вырабатывает гетеродин и накладывает на данные канала. Код рассчитывается по формуле:

$$CA_FHET = \text{round}(2^{32} * (Fhet / Fclk))$$

Код частоты знаковый. Данный код частоты будет применен по ближайшему сигналу эпохи.

4.3.4 CA_PHET

Таблица 4.53

Адрес	Бит	RW	Init	Назначение
0x0018	[31:0]	R/W	0	Начальное значение фазы гетеродина

Начальная фаза гетеродина может задаваться регистром CA_PHET. Значение в 0xFFFFFFFF соответствует сдвигу на период.

4.3.5 CA_WEML

Таблица 4.54

Адрес	Бит	RW	Init	Назначение
0x00C	[31]	R/O	0	Зарезервировано
	[30:0]	R/W	0x4000_0000	Отстройка дифференциального подканала EML

Данный регистр определяет, насколько дифференциальный подканал EML будет отстроен от центрального PROMPT. Значение в 0x7FFFFFFF соответствует отстройке на 1 чип минус 1 такт CLK. Значение 0 является запрещенным. Бит 31 регистра игнорируется.

4.3.6 CA_CFG

Таблица 4.55

Адрес	Бит	RW	Init	Назначение
0x010	[31:29]	R/W	0	CA_BITSEL, Выбор битов выходных данных для отображения в регистрах
	[28:27]	R/W	0	CA_GPGL Выбор источника данных канала
	[26]	R/W	0	CA_ENABLE Разрешение работы канала
	[25:16]	R/W	0	CA_G2, Начальное значение регистра G2
	[15:13]	R/O	0	Зарезервировано
	[12]	R/W	0	CA_MHET, Режим загрузки фазы гетеродина
	[11:10]	R/O	0	Зарезервировано
	[9:0]	R/W	0	CA_G1, Начальное значение регистра G1

Регистр задает начальные значения для регистров G1 и G2 генератора ПСП канала битами G1 и G2 регистра. Эти начальные значения загружаются по ближайшему сигналу эпохи. Режим загрузки фазы гетеродина CA_MHET - если установлен в единицу, то начальная фаза загружается в аккумулятор гетеродина каждый раз по эпохе. При установке бита в 0 загрузки фазы не происходит. Работа канала разрешается записью единицы в бит ENABLE. Если работа канала запрещена, он

переключается в режим пониженного энергопотребления. Источник данных канала выбирается битами GPGL в соответствии с таблицей:

Таблица 4.56

GPGL	Источник данных канала
0b00	GP1
0b01	GP1
0b10	GL1
0b11	GL2

Аккумуляторы канала имеет разрядность 18 бит. В регистры CA_PROMPT, CA_EML отображаются только 16 из них. Выбор битов для отображения производится битами BITSEL регистра:

Таблица 4.57

BITSEL	Отображаемые биты
0b000	[15:0]
0b001	[16:1]
0b010	[17:2]
0b011	[17:2]
0b100	[17:2]
0b101	[17:2]
0b110	[17:2]
0b111	[17:2]

4.4 Регистры данных следящих каналов СА/СТ

Абсолютный адрес регистра получается сложением базового адреса регистров данных нужного канала и адреса регистра, указанного ниже.

4.4.1 CA_PROMPT

Таблица 4.58

Адрес	Бит	RW	Init	Назначение
0x000	[31:16]	R/O	0	CA_PROMPT_Q, мнимая часть накопления канала СА/СТ
	[15:0]	R/O	0	CA_PROMPT_I, вещественная часть накопления канала

В этом регистре содержится значение аккумулятора подканала PROMPT на момент прихода сигнала эпохи, действительная и мнимая части.

4.4.2 CA_EML

Таблица 4.59

Адрес	Бит	RW	Init	Назначение
0x004	[31:16]	R/O	0	CA_EML_Q, мнимая часть накопления канала СА/СТ
	[15:0]	R/O	0	CA_EML_I, вещественная часть накопления канала СА/СТ

В этом регистре содержится значение аккумулятора подканала EML на момент прихода сигнала эпохи, действительная и мнимая части.

4.5 Регистры управления следящих каналов СА6

Абсолютный адрес регистра получается сложением базового адреса управляющих регистров нужного канала и адреса регистра, указанного ниже.

4.5.1 CA6_FCHIP

Таблица 4.60

Адрес	Бит	RW	Init	Назначение
0x000	[31]	R/O	0	Зарезервировано
	[30:0]	R/W	0x0400_000	Код чиповой частоты генератора ПСП канала

Регистр используется для задания кода чиповой частоты ПСП, вырабатываемой в канале. Код рассчитывается по формуле:

$$CA6_FCHIP = \text{round}(2^{31} * (Fc / Fclk))$$

Данный код частоты будет применен по ближайшему сигналу эпохи. Код частоты беззнаковый, бит 31 игнорируется. При задании чиповой частоты следует учитывать коррекцию частоты, вносимую доплеровским сдвигом.

4.5.2 CA6_PCHIP

Таблица 4.61

Адрес	Бит	RW	Init	Назначение
0x004	[31]	R/O	0	Зарезервировано
	[30:0]	R/W	0	Начальное значение аккумулятора фазы чипа канала

Регистр используется для задания начального значения аккумулятора, который используется каналом для формирования чиповой частоты. Таким образом данное значение определяет начальную фазу чипа ПСП. Значение 0x7FFFFFFF соответствует максимальному сдвигу в 1 чип минус 1 такт CLK, нулевое значение соответствует отсутствию сдвига. Данное значение будет применено по ближайшему сигналу эпохи. Значение беззнаковое, бит 31 игнорируется.

4.5.3 CA6_FHET

Таблица 4.62

Адрес	Бит	RW	Init	Назначение
0x008	[31:0]	R/W	0	Код частоты гетеродина канала

Регистр используется для задания кода частоты, которую вырабатывает гетеродин и накладывает на данные канала. Код рассчитывается по формуле:

$$CA6_FHET = \text{round}(2^{32} * (Fhet / Fclk))$$

Данный код частоты будет применен по ближайшему сигналу эпохи. Число знаковое.

4.5.4 CA6_PHET

Таблица 4.63

Адрес	Бит	RW	Init	Назначение
0x018	[31:0]	R/W	0	Начальное значение фазы гетеродина

Начальная фаза гетеродина может задаваться регистром CA6_PHET. Значение в 0xFFFFFFFF соответствует сдвигу на период.

4.5.5 CA6_CFG2

Таблица 4.64

Адрес	Бит	RW	Init	Назначение
0x00C	[31]	R/W	0	CA6 START
	[30:15]	R/O	0	Зарезервировано
	[14]	R/W	0	CA6 ENABLE5, разрешение работы подканала5
	[13]	R/W	0	CA6 ENABLE4, разрешение работы подканала4
	[12]	R/W	0	CA6 ENABLE3, разрешение работы подканала3
	[11]	R/W	0	CA6 ENABLE2, разрешение работы подканала2
	[10]	R/W	0	CA6 ENABLE1, разрешение работы подканала1
	[9]	R/W	0	CA6 ENABLE0, разрешение работы подканала0
	[8]	R/W	0	CA6 SINGLE, однократный режим работы канала
	[7:0]	R/W	0	CA6 ESTART, номер эпохи для старта канала

Регистр отвечает за управление режимами работы канала CA6. Битовое поле CA6_ENABLE позволяет индивидуально включать/выключать подканалы 0...5 канала CA6 или выключить весь канал путем записи в него нулевого значения. Бит CA6_SINGLE включает однократный режим работы канала: в этом режиме канал, выполнив один проход длительностью CA6_ACCTIME эпох, перейдет в режим ожидания. Если же этот режим выключен, канал после запуска будет последовательно выполнять проходы длиной CA6_ACCTIME. Поле CA6_ESTART задает номер эпохи для старта канала, его содержимое в конце каждой эпохи сравнивается со значением младших восьми бит счетчика эпох ECNT, и в случае совпадения запускаются проходы канала со следующей эпохи. Запись в бит CA6_START запускает работу канала в соответствии с эпохой указанной в CA6_ESTART, в случае если битовое поле CA6_ENABLE регистра CA6_CFG2 окажется нулевым, то канал считается выключенным и попытка запуска игнорируется. Также в бите CA6_START для реализации принципа конвейерной обработки введена возможность считывания флага готовности канала к приему новых конфигурационных данных. Таким образом, регистры канала могут меняться по интерфейсу, если этот бит сброшен в 0, в противном случае будут перезаписаны регистры, стоящие в очереди на применение.

4.5.6 CA6_CFG

Таблица 4.65

Адрес	Бит	RW	Init	Назначение
0x010	[31:29]	R/W	0	CA6_BITSEL, Выбор битов выходных данных для отображения в регистрах
	[28:27]	R/W	0	CA6_GPGL Выбор источника данных канала
	[26]	R/W	0	Зарезервировано
	[25:16]	R/W	0	CA6_G2, Начальное значение регистра G2
	[15:13]	R/O	0	Зарезервировано
	[12]	R/W	0	CA6_MHET, Режим загрузки фазы гетеродина
	[11:10]	R/O	0	Зарезервировано
	[9:0]	R/W	0	CA6_G1, Начальное значение регистра G1

Регистр задает начальные значения для регистров G1 и G2 генератора ПСП канала битами G1 и G2 регистра. Режим загрузки фазы гетеродина CA6_MHET - если установлен в единицу, то начальная фаза

загружается в аккумулятор гетеродина каждый раз по эпохе. При установке бита в 0 загрузки фазы не происходит. Источник данных канала выбирается битами GPGL в соответствии с таблицей:

Таблица 4.66

GPGL	Источник данных канала
0b00	GP1
0b01	GP1
0b10	GL1
0b11	GL2

Аккумуляторы канала имеет разрядность 21 бит. В регистры CA6_ACC1...CA6_ACC6 отображаются только 16 из них. Выбор битов для отображения производится битами BITSEL регистра:

Таблица 4.67

BITS	Отображаемые биты
0b00	[15:0]
0b00	[16:1]
0b01	[17:2]
0b01	[18:3]
0b10	[19:4]
0b10	[20:5]
0b11	[21:6]
0b11	[22:7]

4.5.7 CA6_ACSTIME

Таблица 4.68

Адрес	Бит	RW	Init	Назначение
0x014	[31:5]	R/O	0	Зарезервировано
	[4:0]	R/W	0	CA6 ACSTIME, время когерентного накопления канала

Регистр задает длительность когерентного накопления в канале CA6. 0x0 соответствует 1 эпохе, 0x1F – 32 эпохам.

4.5.8 CA6_SPC

Таблица 4.69

Адрес	Бит	RW	Init	Назначение
0x01C	[31:30]	R/O	0	Зарезервировано
	[29:24]	R/W	0	CA6_SPC5, отстройка подканала 5
	[23:18]	R/W	0	CA6_SPC4, отстройка подканала 4
	[17:12]	R/W	0	CA6_SPC3, отстройка подканала 3
	[11:6]	R/W	0	CA6_SPC2, отстройка подканала 2
	[5:0]	R/W	0	CA6_SPC1, отстройка подканала 1

В данном регистре задается отстройка подканалов СА6 от нулевого значения в тактах частоты оцифровки. Нулевой подканал всегда имеет нулевую отстройку, а значения для подканалов задаются в диапазоне 0-63.

4.6 Регистры данных следящих каналов СА6

4.6.1 СА6_ACC0...СА6_ACC5

Таблица 4.70

Адрес	Бит	RW	Init	Назначение
0x000.. 0x014	[31:16]	R/O	0	СА6_ACC_Q, мнимая компонента накопления канала СА6
	[15:0]	R/O	0	СА6 ACC I, вещественная компонента накопления канала

В регистре отображаются накопления, сделанные каналом за время, заданное регистром СА6_ACSTIME.

4.7 Регистры поисковых каналов

Абсолютный адрес регистра получается сложением базового адреса регистров нужного канала и адреса регистра, указанного ниже.

4.7.1 FSE_FCHIP

Таблица 4.71

Адрес	Бит	RW	Init	Назначение
0x000	[31]	R/O	0	Зарезервировано
	[30:0]	R/W	0x0800_0 000	Код чиповой частоты генератора ПСП канала

Регистр используется для задания кода чиповой частоты ПСП, вырабатываемой в канале. Код рассчитывается по формуле:

$$FSE_FCHIP = \text{round}(2^{33} * (F_c / F_{clk2f}))$$

При задании чиповой частоты следует учитывать коррекцию частоты, вносимую доплеровским сдвигом.

4.7.2 FSE_FHET

Таблица 4.72

Адрес	Бит	RW	Init	Назначение
0x008	[31:0]	R/W	0	Код частоты гетеродина канала

Регистр используется для задания кода частоты, которую вырабатывает гетеродин и накладывает на данные канала. Код рассчитывается по формуле:

$$FSE_FHET = \text{round}(2^{32} * (F_{het} / F_{clk}))$$

4.7.3 FSE_CFG

Таблица 4.73

Адрес	Бит	RW	Init	Назначение
0x010	[31]	R/O	0	Зарезервировано
	[30:28]	R/W	0	FSE_BITSEL_NKN, выбор битов амплитуды КН для сложения в НКН.
	[27]	R/O	0	Зарезервировано
	[26:24]	R/W	0	FSE_BITSEL_KN, Выбор битов полученной ВКФ для накопления в КН
	[23:16]	R/W	0x0A	FSE_ACC1THR, порог для предварительного аккумулятора
	[15:8]	R/W	0xFF	FSE_STOPTHR, порог останова поиска
	[7:6]	R/O	0	Зарезервировано
	[5:4]	R/W	0	FSE_CIC, порядок CIC-фильтра
	[3:2]	R/O	0	Зарезервировано
	[1:0]	R/W	0	FSE_GPGL, Выбор источника данных канала

Регистр задает источник данных, используемых каналом. Биты GPGL задают источник данных канала:

Таблица 4.74

GPGL	Источник данных канала
0b00	GP1
0b01	GP1
0b10	GL1
0b11	GL2

Полученная ВКФ сигнала и ПСП имеет разрядность 2x11 бит. Перед КН производится усечение результата в соответствии с полем BITSEL_KN:

Таблица 4.75

BITSEL_KN	Отображаемые биты ВКФ
0b000	[11:4]
0b001	[11:3]
0b010	[11:2]

BITSEL_KN	Отображаемые биты ВКФ
0b011	[11:1]
0b100- 0b111	[11:0]

Результаты KN поступают в CIC-фильтр, а далее - в блок приближенного вычисления амплитуды. Поле FSE_CIC мы можем изменять длину фильтра:

Таблица 4.76

CIC	Длина фильтра, кол-во отсчетов ВКФ
0b00	1
0b01	2
0b10	3
0b11	4

Полученная беззнаковая амплитуда перед НКН усекается в соответствии с полем

BITSEL_NKN:

Таблица 4.77

BITSEL_NK N	Отображаемые биты амплитуды
0b000	[9:4]
0b001	[9:3]
0b010	[9:2]
0b011	[9:1]
0b100- 0b111	[9:0]

Порог останова поиска STOP_THR задает значение, при равенстве которому любого накопления NKN поиск будет закончен досрочно.

Поле ACC1_THR задает порог для преобразования накопления, полученного предварительным аккумулятором, в дискретное значение. По умолчанию порог равен 0x0A, возможный диапазон 0x00-0x7F.

4.7.4 FSE_ACSTIME

Таблица 4.78

Адрес	Бит	RW	Init	Назначение
0x014	[31:8]	R/O	0	Зарезервировано
	[7:4]	R/W	0	NKN, Количество некогерентных накоплений поиска
	[3:0]	R/W	0	KN, Длительность когерентных накоплений поиска

Данный регистр задает длительность накоплений в когерентном режиме, а также количество некогерентных накоплений. NKN и KN могут варьироваться в пределах от 0 до 15.

4.7.5 FSE_MAX

Таблица 4.79

Адрес	Бит	RW	Init	Назначение
0x01C	[31]	R/O	0	OVF
	[30:27]	R/O	0	Зарезервировано
	[26:16]	R/O	0	TMAX, позиция максимума
	[15:8]	R/O	0	Зарезервировано
	[7:0]	R/O	0	ZMAX, амплитуда максимума

В данном регистре содержатся результаты поиска. В битах TMAX содержится позиция ПСП относительно входного сигнала в чипах и долях чипа с дискретом в полчипа, при которой достигнут максимум взаимокорреляционной функции от ПСП с сигналом. В битах ZMAX содержится амплитуда найденного максимума. В старшем бите расположен флаг OVF указывающий на запись предельного значения (127 или -128) в память КН.

4.7.6 FSE_MADDR

Таблица 4.80

Адрес	Бит	RW	Init	Назначение
0x020	[31:12]	R/O	0	Зарезервировано
	[11:0]	R/W	0	FSE MADDR

Регистр предназначен для задания адреса во внутренней памяти поискового канала, данные по которому (амплитуда корреляционной функции в соответствующей позиции) необходимо отразить в регистре FSE_MDATA. Адреса находятся в диапазоне от 0 до 2047 для памяти КН и от 2048 до 4092 для памяти НКН.

4.7.7 FSE_MDATA

Таблица 4.81

Адрес	Бит	RW	Init	Назначение
0x024	[31:0]	R/O	0	Данные из памяти результатов

В этом регистре доступны данные из внутренней памяти поискового канала по адресу, заданному регистром FSE_MADDR.

5. ИСТОРИЯ ИЗМЕНЕНИЙ

5.1 09 октября 2012 г

- Внесено разъяснение по поводу базового адреса регистров коррелятора в адресном пространстве процессора 1892ВМ10Я (раздел 4).
- Адреса в таблицах раздела 4 изменены на байтовые.
- Исправлен адрес ADC_GL1_Q (стр.35).

5.2 08 июня 2020 г.

- Обновлено наименования предприятия.
- Оформление документа приведено к новому стилю.
- Скорректирована глава 1 в части порядка использования.
- Пронумерованы таблицы.